1、隔離

一塊PCB板上的元器件有各種各樣的邊值(edge  rates)和各種噪聲差異。對改善SI最直接的方式就是依據器件的邊值和靈敏度
，通過PCB板上元器件的物理隔離來實現。

 

圖1是一個實例。在例子中
，供電電源、數字I/O端口和高速邏輯這些對時鍾和數據轉換電路的高危險電路將被特別考慮。

 

 

diyigebujuzhongfangzhishizhongheshujuzhuanhuanqizaixianglinyuzaoshengqijiandefujin。zaoshengjianghuiouhedaomingandianlujijiangditamendexingneng。diergebujuzuoleyouxiaodedianlugelijiangyouliyuxitongshejidexinhaowanzhengxing。

 

2、阻抗
、反射及終端匹配

阻(zu)抗(kang)控(kong)製(zhi)和(he)終(zhong)端(duan)匹(pi)配(pei)是(shi)高(gao)速(su)電(dian)路(lu)設(she)計(ji)中(zhong)的(de)基(ji)本(ben)問(wen)題(ti)。通(tong)常(chang)每(mei)個(ge)電(dian)路(lu)設(she)計(ji)中(zhong)射(she)頻(pin)電(dian)路(lu)均(jun)被(bei)認(ren)為(wei)是(shi)最(zui)重(zhong)要(yao)的(de)部(bu)分(fen)
，然(ran)而(er)一(yi)些(xie)比(bi)射(she)頻(pin)更(geng)高(gao)頻(pin)率(lv)的(de)數(shu)字(zi)電(dian)路(lu)設(she)計(ji)反(fan)而(er)忽(hu)視(shi)了(le)阻(zu)抗(kang)和(he)終(zhong)端(duan)匹(pi)配(pei)。

 

由於阻抗失配產生的幾種對數字電路致命的影響，參見下圖：

a.數字信號將會在接收設備輸入端和發射設備的輸出端間造成反射。反射信號被彈回並且沿著線的兩端傳播直到最後被完全吸收。

b.反射信號造成信號在通過傳輸線的響鈴效應，響鈴將影響電壓和信號時延和信號的完全惡化。

c.失配信號路徑可能導致信號對環境的輻射。

 

由you阻zu抗kang不bu匹pi配pei引yin起qi的de問wen題ti可ke以yi通tong過guo終zhong端duan電dian阻zu降jiang到dao最zui小xiao。終zhong端duan電dian阻zu通tong常chang是shi在zai靠kao近jin接jie收shou端duan的de信xin號hao線xian上shang放fang置zhi一yi到dao兩liang個ge分fen立li器qi件jian，簡jian單dan的de做zuo法fa就jiu是shi串chuan接jie小xiao的de電dian阻zu。

 

zhongduandianzuxianzhilexinhaoshangshengshijianjixishoulebufenfanshedenengliang。zhidezhuyideshiliyongzukangpipeibingbunengwanquanxiaochupohuaixingyinsu。ranerrenzhendexuanyongheshideqijian，zhongduanzukangkeyihenyouxiaodekongzhixinhaodewanzhengxing。

 

並不是所有的信號線都需要阻抗控製，在一些諸如緊湊型 PCI  規格要求中的特征阻抗和終端阻抗特性。對於別的沒有阻抗控製規範要求的其他標準以及設計者並沒有特意關注的。

 

最終的標準可能發生變化從一個應用到另一個應用中。因此需要考慮信號線的長度(相關與延遲 Td)以及信號上升時間(Tr)。通用的對阻抗控製規則是  Td(延遲)應大於 Tr 的 1/6。

 

3、內電層及內電層分割

在電流環路設計中會被數字電路設計者忽視的因素，包括對單端信號在兩個門電路間傳送的考慮(圖2)。從門 A 流向門 B 的電流環路，然後再從地平麵返回到門  A。

 

圖2 門電路電流環路

 

門電路電流環路中存在兩個潛在的問題：

a、 A 和 B 兩點間地平麵需要被連接通過一個低阻抗的通路

如果地平麵間連接了較大的阻抗，在地平麵引腳間將會出現電壓倒灌。這就必將會導致所有器件的信號幅值的失真並且疊加輸入噪聲。

 

b
、 電流回流環的麵積應盡可能的小

環(huan)路(lu)好(hao)比(bi)天(tian)線(xian)。通(tong)常(chang)說(shuo)話(hua)，一(yi)種(zhong)更(geng)大(da)環(huan)路(lu)麵(mian)積(ji)將(jiang)會(hui)增(zeng)大(da)了(le)環(huan)路(lu)輻(fu)射(she)和(he)傳(chuan)導(dao)的(de)機(ji)會(hui)。每(mei)一(yi)個(ge)電(dian)路(lu)設(she)計(ji)者(zhe)都(dou)希(xi)望(wang)回(hui)流(liu)電(dian)流(liu)都(dou)可(ke)直(zhi)接(jie)沿(yan)著(zhe)信(xin)號(hao)線(xian)，這(zhe)樣(yang)就(jiu)最(zui)小(xiao)的(de)環(huan)路(lu)麵(mian)積(ji)。

 

用大麵積接地可以同時解決以上兩個問題。大麵積接地可以提供所有接地點間小的阻抗
，同時允許返回電流盡量直接沿著信號線返回。

 

在 PCB  設計中一個常見的錯誤是在層間打過孔和開槽。圖3顯示了當一條信號線在一個開過槽的不同層上的電流流向。回路電流將被迫繞過開槽，這就必然會產生一個大的環流回路。

 

圖3 PCB層間回路電流流向

 

通常而言，在地電源平麵上是不可以開槽的。然而，在一些不可避免要開槽的場合，PCB 設計者必須首先確定在開槽的區域沒有信號回路經過。

 

同樣的規則也適用於混合信號電路 PCB  板中除非用到多個地層。特別是在高性能ADC電路中可以利用分離模擬信號
、數字信號及時鍾電路的地層有效的減少信號間的幹擾。

 

需要再次強調的
，在一些不可避免要開槽的場合
，PCB  設計者必須首先確定在開槽的區域沒有信號回路經過。在帶有一個鏡像差異的電源層中也應注意層間區域的麵積(圖4)。

 

在板卡的邊緣存在電源平麵層對地平麵層的輻射效應。從邊沿泄漏的電磁能量將破壞臨近的板卡。見下圖4a。適當的減少電源平麵層的麵積(圖4  b)，以至於地平麵層在一定的區域內交疊。這將減少電磁泄漏對鄰近板卡的影響。

 

圖4 地電層的輻射效應

 

4
、串擾

在PCB設計中，串擾問題是另一個值得關注的問題。下圖中顯示出在一個PCB中zhong相xiang鄰lin的de三san對dui並bing排pai信xin號hao線xian間jian的de串chuan擾rao區qu域yu及ji關guan聯lian的de電dian磁ci區qu。當dang信xin號hao線xian間jian的de間jian隔ge太tai小xiao時shi，信xin號hao線xian間jian的de電dian磁ci區qu將jiang相xiang互hu影ying響xiang，從cong而er導dao致zhi信xin號hao的de變bian化hua就jiu是shi串chuan擾rao。

 

串擾可以通過增加信號線間距解決。然而，PCB  設計者通常受製於日益緊縮的布線空間和狹窄的信號線間距;由於在設計中沒有更多的選擇，從而不可避免的在設計中引入一些串擾問題。顯然
，PCB  設計者需要一定的管理串擾問題的能力。

通常業界認可的規則是 3W 規則，即相鄰信號線間距至少應為信號線寬度的 3  倍。但是，實際工程應用中可接受的信號線間距依賴於實際的應用、工作環境及設計冗餘等因素。

 

信(xin)號(hao)線(xian)間(jian)距(ju)從(cong)一(yi)種(zhong)情(qing)況(kuang)轉(zhuan)變(bian)成(cheng)另(ling)一(yi)種(zhong)以(yi)及(ji)每(mei)次(ci)的(de)計(ji)算(suan)。因(yin)此(ci)，當(dang)串(chuan)擾(rao)問(wen)題(ti)不(bu)可(ke)避(bi)免(mian)時(shi)
，就(jiu)應(ying)該(gai)對(dui)串(chuan)擾(rao)定(ding)量(liang)化(hua)。這(zhe)都(dou)可(ke)以(yi)通(tong)過(guo)計(ji)算(suan)機(ji)仿(fang)真(zhen)技(ji)術(shu)表(biao)示(shi)。利(li)用(yong)仿(fang)真(zhen)器(qi)，  設計者可以決定信號完整性效果和評估係統的串擾影響效果。

 

5
、電源去耦

電(dian)源(yuan)去(qu)耦(ou)是(shi)數(shu)字(zi)電(dian)路(lu)設(she)計(ji)中(zhong)慣(guan)例(li)，退(tui)耦(ou)有(you)助(zhu)於(yu)減(jian)少(shao)電(dian)源(yuan)線(xian)上(shang)噪(zao)聲(sheng)問(wen)題(ti)。迭(die)加(jia)在(zai)電(dian)源(yuan)上(shang)的(de)高(gao)頻(pin)噪(zao)聲(sheng)將(jiang)會(hui)對(dui)相(xiang)鄰(lin)的(de)數(shu)字(zi)設(she)備(bei)都(dou)會(hui)帶(dai)來(lai)問(wen)題(ti)。典(dian)型(xing)的(de)噪(zao)聲(sheng)於(yu)地(di)彈(dan)
、信號輻射或者數字器件自身。

 

最zui簡jian單dan的de解jie決jue電dian源yuan噪zao聲sheng方fang式shi是shi利li用yong電dian容rong對dui地di上shang的de高gao頻pin噪zao聲sheng去qu耦ou。理li想xiang的de退tui耦ou電dian容rong為wei高gao頻pin噪zao聲sheng提ti供gong了le一yi條tiao對dui地di的de低di阻zu通tong路lu，從cong而er清qing除chu了le電dian源yuan噪zao聲sheng。

 

依yi據ju實shi際ji應ying用yong選xuan擇ze去qu耦ou電dian容rong，大da多duo數shu的de設she計ji者zhe會hui選xuan擇ze表biao貼tie電dian容rong在zai盡jin可ke能neng靠kao近jin電dian源yuan引yin腳jiao，而er容rong值zhi應ying大da到dao足zu夠gou為wei可ke預yu見jian的de電dian源yuan噪zao聲sheng提ti供gong一yi條tiao低di阻zu對dui地di通tong路lu。

 

采用退耦電容通常會遇到的問題是不能將退耦電容簡單的當成電容。有以下幾種情況：

a、 電容的封裝會導致寄生電感;

b
、 電容會帶來一些等效電阻;

c、 在電源引腳和退耦電容間的導線會帶來一些等效電感;

d、 在地引腳和地平麵間的導線會帶來一些等效電感;

由此而引發的效應：

a、 電容將會對特定的頻率引發共振效應和由其產生的網絡阻抗對相鄰頻段的信號造成更大的影響;

b

、 等效電阻(ESR)還將影響對高速噪聲退耦所形成的低阻通路;

 

圖5 現實中的去耦

 

以下總結了由此對一個數字設計者產生的效應：

a、 從器件上 Vcc 和 GND 引腳引出的引線需要被當作小的電感。因此建議在設計中盡可能使 Vcc 和 GND 的引線短而粗。

b
、 選擇低 ESR 效應的電容，這有助於提高對電源的退耦;

c、 選擇小封裝電容器件將會減少封裝電感。改換更小封裝的器件將導致溫度特性的變化。

 

因此在選擇一個小封裝電容後，需要調整設計中器件的布局。在設計中，用 Y5V 型號的電容替換 X7R  型號的電容器件，可保證更小的封裝和更低的等效電感，但同時也會為保證高的溫度特性花費更多的器件成本。

 

在設計中還應考慮用大容量電容對低頻噪聲的退耦。采用分離的電解電容和鉭電容可以很好的提高器件的性價比。