通過PCB設計實現阻抗控製的方法
發布時間:2019-03-14 責任編輯:xueqi
【導讀】沒有阻抗控製的話,將引發相當大的信號反射和信號失真,導致設計失敗。常見的信號,如PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等,均需要進行阻抗控製。阻抗控製最終需要通過PCB設計實現,對PCB板工藝也提出更高要求,經過與PCB廠的溝通,並結合EDA軟件的使用,按照信號完整性要求去控製走線的阻抗。
不同的走線方式都是可以通過計算得到對應的阻抗值。
微帶線(microstrip line)
•它由一根帶狀導線與地平麵構成,中間是電介質。如果電介質的介電常數、線的寬度、及其與地平麵的距離是可控的,則它的特性阻抗也是可控的,其精確度將在±5%之內。

帶狀線(stripline)
帶(dai)狀(zhuang)線(xian)就(jiu)是(shi)一(yi)條(tiao)置(zhi)於(yu)兩(liang)層(ceng)導(dao)電(dian)平(ping)麵(mian)之(zhi)間(jian)的(de)電(dian)介(jie)質(zhi)中(zhong)間(jian)的(de)銅(tong)帶(dai)。如(ru)果(guo)線(xian)的(de)厚(hou)度(du)和(he)寬(kuan)度(du),介(jie)質(zhi)的(de)介(jie)電(dian)常(chang)數(shu),以(yi)及(ji)兩(liang)層(ceng)接(jie)地(di)平(ping)麵(mian)的(de)距(ju)離(li)都(dou)是(shi)可(ke)控(kong)的(de),則(ze)線(xian)的(de)特(te)性(xing)阻(zu)抗(kang)也(ye)是(shi)可(ke)控(kong)的(de),且(qie)精(jing)度(du)在(zai)10%之內。

多層板的結構:
為了很好地對PCB進行阻抗控製,首先要了解PCB的結構:
通常我們所說的多層板是由芯板和半固化片互相層疊壓合而成的,芯板是一種硬質的、有特定厚度的、兩liang麵mian包bao銅tong的de板ban材cai,是shi構gou成cheng印yin製zhi板ban的de基ji礎chu材cai料liao。而er半ban固gu化hua片pian構gou成cheng所suo謂wei的de浸jin潤run層ceng,起qi到dao粘zhan合he芯xin板ban的de作zuo用yong,雖sui然ran也ye有you一yi定ding的de初chu始shi厚hou度du,但dan是shi在zai壓ya製zhi過guo程cheng中zhong其qi厚hou度du會hui發fa生sheng一yi些xie變bian化hua。
tongchangduocengbanzuiwaimiandelianggejiezhicengdoushijinrunceng,zaizheliangcengdewaimianshiyongdandudetongbocengzuoweiwaicengtongbo。waicengtongboheneicengtongbodeyuanshihouduguige,yibanyou0.5OZ、1OZ、2OZ(1OZ約為35um或1.4mil)三種,但經過一係列表麵處理後,外層銅箔的最終厚度一般會增加將近1OZ左右。內層銅箔即為芯板兩麵的包銅,其最終厚度與原始厚度相差很小,但由於蝕刻的原因,一般會減少幾個um。
多層板的最外層是阻焊層,就是我們常說的“綠油”,當dang然ran它ta也ye可ke以yi是shi黃huang色se或huo者zhe其qi它ta顏yan色se。阻zu焊han層ceng的de厚hou度du一yi般ban不bu太tai容rong易yi準zhun確que確que定ding,在zai表biao麵mian無wu銅tong箔bo的de區qu域yu比bi有you銅tong箔bo的de區qu域yu要yao稍shao厚hou一yi些xie,但dan因yin為wei缺que少shao了le銅tong箔bo的de厚hou度du,所suo以yi銅tong箔bo還hai是shi顯xian得de更geng突tu出chu,當dang我wo們men用yong手shou指zhi觸chu摸mo印yin製zhi板ban表biao麵mian時shi就jiu能neng感gan覺jiao到dao。
當(dang)製(zhi)作(zuo)某(mou)一(yi)特(te)定(ding)厚(hou)度(du)的(de)印(yin)製(zhi)板(ban)時(shi),一(yi)方(fang)麵(mian)要(yao)求(qiu)合(he)理(li)地(di)選(xuan)擇(ze)各(ge)種(zhong)材(cai)料(liao)的(de)參(can)數(shu),另(ling)一(yi)方(fang)麵(mian),半(ban)固(gu)化(hua)片(pian)最(zui)終(zhong)成(cheng)型(xing)厚(hou)度(du)也(ye)會(hui)比(bi)初(chu)始(shi)厚(hou)度(du)小(xiao)一(yi)些(xie)。下(xia)麵(mian)是(shi)一(yi)個(ge)典(dian)型(xing)的(de)6層板疊層結構:

PCB的參數:
不同的印製板廠,PCB的參數會有細微的差異,通過與電路板廠技術支持的溝通,得到該廠的一些參數數據:
表層銅箔:
可以使用的表層銅箔材料厚度有三種:12um、18um和35um。加工完成後的最終厚度大約是44um、50um和67um。
芯板:我們常用的板材是S1141A,標準的FR-4,兩麵包銅,可選用的規格可與廠家聯係確定。
半固化片:
規格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm ),實際壓製完成後的厚度通常會比原始值小10-15um左右。同一個浸潤層最多可以使用3個半固化片,而且3gebanguhuapiandehoudubunengdouxiangtong,zuishaokeyizhiyongyigebanguhuapian,danyoudechangjiayaoqiubixuzhishaoshiyongliangge。ruguobanguhuapiandehoudubugou,keyibaxinbanliangmiandetongboshikediao,zaizailiangmianyongbanguhuapianzhanlian,zheyangkeyishixianjiaohoudejinrunceng。
阻焊層:
銅箔上麵的阻焊層厚度C2≈8-10um,表麵無銅箔區域的阻焊層厚度C1根據表麵銅厚的不同而不同,當表麵銅厚為45um時C1≈13-15um,當表麵銅厚為70um時C1≈17-18um。
導線橫截麵:
我們會以為導線的橫截麵是一個矩形,但實際上卻是一個梯形。以TOP層為例,當銅箔厚度為1OZ時,梯形的上底邊比下底邊短1MIL。比如線寬5MIL,那麼其上底邊約4MIL,下底邊5MIL。上下底邊的差異和銅厚有關,下表是不同情況下梯形上下底的關係。

介電常數:半固化片的介電常數與厚度有關,下表為不同型號的半固化片厚度和介電常數參數:

板材的介電常數與其所用的樹脂材料有關,FR4板材其介電常數為4.2—4.7,並且隨著頻率的增加會減小。
介質損耗因數:電介質材料在交變電場作用下,由於發熱而消耗的能量稱之謂介質損耗,通常以介質損耗因數tanδ表示。S1141A的典型值為0.015。
能確保加工的最小線寬和線距:4mil/4mil。
阻抗計算的工具簡介:
當我們了解了多層板的結構並掌握了所需要的參數後,就可以通過EDA軟件來計算阻抗。可以使用Allegro來計算,但這裏向大家推薦另一個工具Polar SI9000,這是一個很好的計算特征阻抗的工具,現在很多印製板廠都在用這個軟件。
無論是差分線還是單端線,當計算內層信號的特征阻抗時,你會發現Polar SI9000的計算結果與Allegro僅存在著微小的差距,這跟一些細節上的處理有關,比如說導線橫截麵的形狀。但如果是計算表層信號的特征阻抗,我建議你選擇Coated模型,而不是Surface模型,因為這類模型考慮了阻焊層的存在,所以結果會更準確。下圖是用Polar SI9000計算在考慮阻焊層的情況下表層差分線阻抗的部分截圖:

由於阻焊層的厚度不易控製,所以也可以根據板廠的建議,使用一個近似的辦法:在Surface模型計算的結果上減去一個特定的值,建議差分阻抗減去8歐姆,單端阻抗減去2歐姆。
差分對走線的PCB要求
(1)確定走線模式、參數及阻抗計算。差分對走線分外層微帶線差分模式和內層帶狀線差分模式兩種,通過合理設置參數,阻抗可利用相關阻抗計算軟件(如POLAR-SI9000)計算也可利用阻抗計算公式計算。
(2)走zou平ping行xing等deng距ju線xian。確que定ding走zou線xian線xian寬kuan及ji間jian距ju,在zai走zou線xian時shi要yao嚴yan格ge按an照zhao計ji算suan出chu的de線xian寬kuan和he間jian距ju,兩liang線xian間jian距ju要yao一yi直zhi保bao持chi不bu變bian,也ye就jiu是shi要yao保bao持chi平ping行xing。平ping行xing的de方fang式shi有you兩liang種zhong: 一種為兩條線走在同一線層(side-by-side),另一種為兩條線走在上下相兩層(over-under)。一般盡量避免使用後者即層間差分信號, 因為在PCB板ban的de實shi際ji加jia工gong過guo程cheng中zhong,由you於yu層ceng疊die之zhi間jian的de層ceng壓ya對dui準zhun精jing度du大da大da低di於yu同tong層ceng蝕shi刻ke精jing度du,以yi及ji層ceng壓ya過guo程cheng中zhong的de介jie質zhi流liu失shi,不bu能neng保bao證zheng差cha分fen線xian的de間jian距ju等deng於yu層ceng間jian介jie質zhi厚hou度du, 會造成層間差分對的差分阻抗變化。困此建議盡量使用同層內的差分。
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 貿澤EIT係列新一期,探索AI如何重塑日常科技與用戶體驗
- 算力爆發遇上電源革新,大聯大世平集團攜手晶豐明源線上研討會解鎖應用落地
- 創新不止,創芯不已:第六屆ICDIA創芯展8月南京盛大啟幕!
- AI時代,為什麼存儲基礎設施的可靠性決定數據中心的經濟效益
- 矽典微ONELAB開發係列:為毫米波算法開發者打造的全棧工具鏈
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
Future
GFIVE
GPS
GPU
Harting
HDMI
HDMI連接器
HD監控
HID燈
I/O處理器
IC
IC插座
IDT
IGBT
in-cell
Intersil
IP監控
iWatt
Keithley
Kemet
Knowles
Lattice
LCD
LCD模組
LCR測試儀
lc振蕩器
Lecroy
LED
LED保護元件
LED背光



