現在科技迅速在發展當中
，本文為大家講解電磁兼容與電路保護技術探析，希望對大家有所幫助。

 

便攜設備麵臨著諸多潛在的電磁幹擾(EMI)/射頻幹擾(RFI)源的風險
，如開關負載
、電源電壓波動

、短路
、雷電
、開關電源、RF放大器和功率放 大器及時鍾信號的高頻噪聲等。因此
，電路設計和電磁兼容性(EMC)設計的技術水平對產品的質量和技術性能指標將起到非常關鍵的作用。

 

電磁幹擾通常有兩種情形
，即傳導幹擾和輻射幹擾。傳導幹擾是指通過導電介質把一個電網絡上的信號耦合(幹擾)到另一個電網絡。輻射幹擾是指幹擾源通 過空間把其信號耦合(幹擾)到另一個電網絡。因此對EMC問題的研究實際上就是對幹擾源
、耦合途徑、敏感設備三者之間關係的研究。電磁兼容設計就是針對電 子產品中產生的電磁幹擾進行優化設計
，使之成為符合電磁兼容性標準的產品。

 

在電子線路中隻要有電場或磁場存在，就會產生電磁幹擾。在高速PCB及係統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射幹擾源，能發射電磁波並影響其它係統或本係統內其他子係統的正常工作。

 

diancijianrongshejikaolvweijieshengnengyuanhetigaogongzuoxiaolv，muqiandaduoshudianzichanpindouxuanyongkaiguandianyuangongdian。tongshi，yuelaiyueduodechanpinyedouhanyoushuzidianlu，yibiantigonggengduodeyingyonggong neng。kaiguandianyuandianluheshuzidianluzhongdeshizhongdianlushimuqiandianzichanpinzhongzuizhuyaodedianciganraoyuan，tamenshidiancijianrongshejidezhuyaoneirong。shejizhong
，xuyaobamonixinhaobufen
、高速數字電路 部分以及噪聲源DC-DC電(dian)源(yuan)三(san)部(bu)分(fen)合(he)理(li)地(di)分(fen)開(kai)
，使(shi)相(xiang)互(hu)間(jian)的(de)信(xin)號(hao)耦(ou)合(he)達(da)到(dao)最(zui)小(xiao)。在(zai)器(qi)件(jian)布(bu)設(she)方(fang)麵(mian)，遵(zun)從(cong)相(xiang)互(hu)關(guan)聯(lian)的(de)器(qi)件(jian)盡(jin)量(liang)靠(kao)近(jin)的(de)原(yuan)則(ze)，這(zhe)樣(yang)可(ke)以(yi)獲(huo)得(de)較(jiao)好(hao)的(de)抗(kang) 噪聲效果。此外，印刷電路板中電源線和地線的設計是克服電磁幹擾的重要手段。

 

yixiedianzichanpinyouyuduidiancijianrongxingdekaolvbuzu
，zhishichanpinmeiyoudadaodiancijianrongbiaozhundeyaoqiu
，zhongxinshejijiangdadatuichichanpindeshangshishijian，yinci，diancijianrongxingdegaibianxiandebi 較重要。首先
，要根據實際情況對產品進行診斷，找出幹擾源及相互幹擾的途徑和方式，依據分析結果，進行有針對性的整改。如：對幹擾源進行允許範圍內的減 弱;分類整理電線電纜以減少線間耦合;改善地線係統;選擇高導電材料和鐵磁性材料實現電磁屏蔽等。當這些措施均無法有效改善產品的電磁兼容性能時，改變電 路板的布線結構是解決問題的根本辦法。

 

電路的ESD保護靜電放電(ESD)是從事硬件設計和生產的工程師都必須掌握的知識。很多開發人員往往會遇到這樣的情形：實驗室中開發的產品
，測試 完全通過
，但客戶使用一段時間後，即會出現異常現象

，故障率也不是很高。一般情況下
，這些問題大多由於浪湧衝擊、ESD衝擊等原因造成。在電子產品的裝配 和製造過程中，超過25%的半導體芯片的損壞歸咎於ESD。隨著微電子技術的廣泛應用及電磁環境越來越複雜，人們對靜電放電的電磁場效應如電磁幹擾 (EMI)及電磁兼容性(EMC)問題越來越重視。

 

電路設計工程師一般通過一定數量的瞬間電壓抑製器(TVS)器件增加保護。如固狀器件(二極管)、金屬氧化物變阻器(MOV)、可控矽整流器、其他 可變電壓的材料(新聚合物器件)
、氣體電子管和簡單的火花隙。隨著新一代高速電路的出現


，器件的工作頻率已經從幾kHz上升到GHz
，對用於ESD保護的 高容量無源器件的要求也越來越高。例如，TVS必須迅速響應到來的浪湧電壓，當浪湧電壓在0.7ns達到8KV(或更高)峰值時，TVS器件的觸發或調整 電壓 (與輸入線平行)必須足夠低以便作為一個有效的電壓分配器。

 

現在
，電路設計工程師在高頻電路設計中越來越多地采用ESD抑製方案。盡管低成本的矽二極管(或變阻器)的觸發/箝位電壓非常低，但其高頻 容量和漏電流無法滿足不斷增長的應用需求。聚合物ESD抑製器在頻率高達6GHz時的衰減小於0.2dB，對電路的影響幾乎可以忽略不計。

 

電(dian)磁(ci)兼(jian)容(rong)和(he)電(dian)路(lu)保(bao)護(hu)對(dui)所(suo)有(you)電(dian)子(zi)產(chan)品(pin)的(de)設(she)計(ji)而(er)言(yan)都(dou)是(shi)無(wu)法(fa)回(hui)避(bi)的(de)問(wen)題(ti)。電(dian)路(lu)設(she)計(ji)工(gong)程(cheng)師(shi)除(chu)了(le)熟(shu)悉(xi)電(dian)磁(ci)兼(jian)容(rong)相(xiang)關(guan)標(biao)準(zhun)
，設(she)計(ji)中(zhong)還(hai)需(xu)綜(zong)合(he)考(kao)慮(lv)器(qi)件(jian)本(ben)身(shen)的(de)性(xing)能(neng)、寄 生參數、產品性能、成本以及係統設計中的每個功能模塊，通過布局布線優化、增加去耦電容、磁珠、磁環、屏蔽
、PCB諧振抑製等措施來確保EMI在控製範圍 之內。在製定電路保護設計方案時，最重要的是首先掌握因應的技術方案和設計手段

，並據此選擇正確的ESD保護器件。

 

 

電磁兼容性EMC包括兩個方麵的要求：一方麵是指設備在正常運行過程中對所在環境產生的電磁幹擾不能超過一定的限值;另(ling)一(yi)方(fang)麵(mian)是(shi)指(zhi)器(qi)具(ju)對(dui)所(suo)在(zai)環(huan)境(jing)中(zhong)存(cun)在(zai)的(de)電(dian)磁(ci)幹(gan)擾(rao)具(ju)有(you)一(yi)定(ding)程(cheng)度(du)的(de)抗(kang)擾(rao)度(du)
，即(ji)電(dian)磁(ci)敏(min)感(gan)性(xing)。隨(sui)著(zhe)工(gong)程(cheng)師(shi)們(men)的(de)熱(re)心(xin)研(yan)究(jiu)，難(nan)題(ti)也(ye)逐(zhu)漸(jian)被(bei)攻(gong)克(ke)了(le)。

 

zongshangsuoshu
，benwenyiweijiangjiediancijianrongyudianlubaohujishutanxi，xiangxindajiaduidiancijianrongyudianlubaohujishutanxiderenshiyuelaiyueshenru，xiwangbenwennengduigeweiduzheyoucankaojiazhi。


推薦閱讀：