EDA(電子線路設計座自動化)是以計算機為工作平台、以硬件描述語言(VHDL)為設計語言
、以可編程器件(CPLD/FPGA)為實驗載體、以ASIC/SOC芯片為目標器件
、進行必要元件建模和係統仿真電子產品自動化設計過程。EDA是電子設計領域一場革命
，它源於計算機輔助設計，計算機輔助製造、計算機輔助測試和計算機輔助工程。利用EDA工具，電子設計師從概念，算法
、協議開始設計電子係統，從電路設計，性能分析直到IC版圖或PCB版圖生成全過程均可在計算機上自動完成。EDA代dai表biao了le當dang今jin電dian子zi設she計ji技ji術shu最zui新xin發fa展zhan方fang向xiang，其qi基ji本ben特te征zheng是shi設she計ji人ren員yuan以yi計ji算suan機ji為wei工gong具ju，按an照zhao自zi頂ding向xiang下xia設she計ji方fang法fa，對dui整zheng個ge係xi統tong進jin行xing方fang案an設she計ji和he功gong能neng劃hua分fen，由you硬ying件jian描miao述shu語yu言yan完wan成cheng係xi統tong行xing為wei級ji設she計ji
，利li用yong先xian進jin開kai發fa工gong具ju自zi動dong完wan成cheng邏luo輯ji編bian譯yi
、化簡
、分割、綜合

、優化、布局布線
、仿真及特定目標芯片適配編譯和編程下載，這被稱為數字邏輯電路高層次設計方法。

　　

1.1、EDA軟件簡介

　　

“EDA”就是Electronic Design Automation(電子設計自動化)

，也就是能夠幫助人們設計電子電路或係統軟件工具，該工具可以使設計更複雜電路和係統成為可能。目前進入我國並具有廣泛影響EDA軟件有：muhisim7、OW_AD
、Protel、Viewlogio、Mentor
、Synopsys、PCBW Id
、Cadence、MicmSim等等，這些軟件各具特色
，大體分為芯片級設計工具、電路板級設計工具、可編程邏輯器件開發工具和電路仿真工具等幾類；其中Protel是國內最流行、使用最廣泛一種印製電路板設計首選軟件，由澳大利亞protd Technology公司出品，過去隻是用來進行原理圖輸入和PCB版圖設計，從Protel 98開始，加入了模擬數字混合電路仿真模塊和可編程邏輯器件設計模塊，1999年Protel推出了功能更加強大EDA綜合設計環境Protel 99，它將EDA全部內容整合為一體，成為完整EDA軟件，因而該軟件發展潛力很大，但它最具特色和最強大功能仍是原理圖輸人和PCB版圖設計。

　　

1.2、EDA技術主要內容

　　

EDA技術涉及麵很廣
，內容豐富
，從教學和實用角度看，主要應掌握如下4個方麵內容：一是大規模可編程邏輯器件；二是硬件描述語言；三是軟件開發工具；四是實驗開發係統。其中，大規模可編程邏輯器件是利用EDA技術進行電子係統設計載體，硬件描述語言是利用EDA技術進行電子係統設計主要表達手段，軟件開發工具是利用EDA技術進行電子係統設計智能化自動設計工具，實驗開發係統則是利用EDA技術進行電子係統設計下載工具及硬件驗證工具。

　　

1.3、EDA技術主要特征

　　

1.3.1、用軟件設計方法來設計硬件

　　

硬件係統轉換是由有關開發軟件自動完成，設計輸入可以是原理圖VHDL語(yu)言(yan)
，通(tong)過(guo)軟(ruan)件(jian)設(she)計(ji)方(fang)式(shi)測(ce)試(shi)
，實(shi)現(xian)對(dui)特(te)定(ding)功(gong)能(neng)硬(ying)件(jian)電(dian)路(lu)設(she)計(ji)，而(er)硬(ying)件(jian)設(she)計(ji)修(xiu)改(gai)工(gong)作(zuo)也(ye)如(ru)同(tong)修(xiu)改(gai)軟(ruan)件(jian)程(cheng)序(xu)一(yi)樣(yang)快(kuai)捷(jie)方(fang)便(bian)，設(she)計(ji)整(zheng)個(ge)過(guo)程(cheng)幾(ji)乎(hu)不(bu)涉(she)及(ji)任(ren)何(he)硬(ying)件(jian)，可(ke)操(cao)作(zuo)性(xing)、產品互換性強。

　　

1.3.2、基於芯片設計方法

　　

EDA設(she)計(ji)方(fang)法(fa)又(you)稱(cheng)為(wei)基(ji)於(yu)芯(xin)片(pian)設(she)計(ji)方(fang)法(fa)，集(ji)成(cheng)化(hua)程(cheng)度(du)更(geng)高(gao)，可(ke)實(shi)現(xian)片(pian)上(shang)係(xi)統(tong)集(ji)成(cheng)，進(jin)行(xing)更(geng)加(jia)複(fu)雜(za)電(dian)路(lu)芯(xin)片(pian)化(hua)設(she)計(ji)和(he)專(zhuan)用(yong)集(ji)成(cheng)電(dian)路(lu)設(she)計(ji)，使(shi)產(chan)品(pin)體(ti)積(ji)小(xiao)、功耗低、可靠性高
；可在係統編程或現場編程，使器件編程、重構
、修改簡單便利
，可實現在線升級
；可進行各種仿真，開發周期短

，設計成本低，設計靈活性高。

　　

1.3.3、自動化程度高

　　

EDA技術根據設計輸入文件
，將電子產品從電路功能仿真、性能分析、優(you)化(hua)設(she)計(ji)到(dao)結(jie)果(guo)測(ce)試(shi)全(quan)過(guo)程(cheng)在(zai)計(ji)算(suan)機(ji)上(shang)自(zi)動(dong)處(chu)理(li)完(wan)成(cheng)，自(zi)動(dong)生(sheng)成(cheng)目(mu)標(biao)係(xi)統(tong)
，使(shi)設(she)計(ji)人(ren)員(yuan)不(bu)必(bi)學(xue)習(xi)許(xu)多(duo)深(shen)入(ru)專(zhuan)業(ye)知(zhi)識(shi)，也(ye)可(ke)免(mian)除(chu)許(xu)多(duo)推(tui)導(dao)運(yun)算(suan)即(ji)可(ke)獲(huo)得(de)優(you)化(hua)設(she)計(ji)成(cheng)果(guo)
，設(she)計(ji)自(zi)動(dong)化(hua)程(cheng)度(du)高(gao)

，減(jian)輕(qing)了(le)設(she)計(ji)人(ren)員(yuan)工(gong)作(zuo)量(liang)，開(kai)發(fa)效(xiao)率(lv)高(gao)。

　　

1.3.4

、自動進行產品直麵設計

　　

EDA技術根據設計輸入文件(HDL或電路原理圖)，自動地進行邏輯編譯、化簡、綜合
、仿真
、優化
、布局、布線
、適配以及下載編程以生成目標係統，即將電子產品從電路功能仿真
、性能分析
、優化設計到結果測試全過程在計算機上自動處理完成
；

　　

1.4、EDA技術要點

　　

1.4.1、可編程邏輯器件-PLD

　　

數字邏輯器件發展直接反映了從分立元件、中小規模標準芯片過渡到可編程邏輯器件過程。ISP技術和HDPLD器件使設計人員能夠在實驗室中方便地開發專用集成數字電路芯片ASIC.當前，國內外許多著名廠商均已開發出新一代ISP器件以及相應開發軟件(如Synario
、EXPERT
、Fundation
、MAX Plus2等)。

　　

1.4.2
、“自頂而下”設計方法

　　

10年前，電子設計基本思路還是選擇標準集成電路“自底向上”(Bottom-Up)地構造出一個新係統。這樣設計方法如同一磚一瓦建造樓房，不僅效率低、成本高而且容易出錯，高層次設計給我們提供了一種“自頂向下”(Top-Down)全新設計方法，這種方法首先從係統入手，在頂層進行功能方框圖劃分和結構設計，在方框圖一級進行仿真、糾(jiu)錯(cuo)，並(bing)用(yong)硬(ying)件(jian)描(miao)述(shu)語(yu)言(yan)對(dui)高(gao)層(ceng)係(xi)統(tong)進(jin)行(xing)描(miao)述(shu)
，在(zai)係(xi)統(tong)一(yi)級(ji)進(jin)行(xing)驗(yan)證(zheng)，然(ran)後(hou)用(yong)綜(zong)合(he)優(you)化(hua)工(gong)具(ju)生(sheng)成(cheng)具(ju)體(ti)門(men)電(dian)路(lu)網(wang)表(biao)，其(qi)對(dui)應(ying)物(wu)理(li)實(shi)現(xian)級(ji)可(ke)以(yi)是(shi)印(yin)刷(shua)電(dian)路(lu)板(ban)或(huo)專(zhuan)用(yong)集(ji)成(cheng)電(dian)路(lu)，由(you)於(yu)設(she)計(ji)主(zhu)要(yao)仿(fang)真(zhen)和(he)調(tiao)試(shi)過(guo)程(cheng)是(shi)在(zai)高(gao)層(ceng)次(ci)上(shang)完(wan)成(cheng)
，這(zhe)既(ji)有(you)利(li)於(yu)早(zao)期(qi)發(fa)現(xian)結(jie)構(gou)設(she)計(ji)上(shang)錯(cuo)誤(wu)，避(bi)免(mian)設(she)計(ji)工(gong)時(shi)浪(lang)費(fei)
，同(tong)時(shi)也(ye)減(jian)少(shao)了(le)邏(luo)輯(ji)功(gong)能(neng)仿(fang)真(zhen)工(gong)作(zuo)量(liang)，提(ti)高(gao)了(le)設(she)計(ji)一(yi)次(ci)成(cheng)功(gong)率(lv)。

　　

　　

20世紀90年代以來
，電子信息類產品開發明顯出現兩個特點：一是產品複雜程度加深；二er是shi產chan品pin上shang市shi時shi限xian緊jin迫po。隨sui著zhe計ji算suan機ji性xing價jia比bi提ti高gao及ji可ke編bian程cheng邏luo輯ji器qi件jian出chu現xian
，對dui傳chuan統tong數shu字zi電dian子zi係xi統tong設she計ji方fang法fa進jin行xing了le解jie放fang性xing革ge命ming，現xian代dai電dian子zi係xi統tong設she計ji方fang法fa是shi設she計ji師shi自zi己ji設she計ji芯xin片pian來lai實shi現xian電dian子zi係xi統tong功gong能neng，將jiang傳chuan統tong固gu件jian選xuan用yong及ji電dian路lu板ban設she計ji工gong作zuo放fang在zai芯xin片pian設she計ji中zhong進jin行xing。然ran而er電dian路lu設she計ji本ben質zhi上shang是shi基ji於yu門men級ji描miao述shu單dan層ceng次ci設she計ji(主要以數字電路為主)，設計所有工作(包括設計輸入、仿真和分析、設計修改等)都是在基本邏輯門這一層次上進行，顯然這種設計方法不能適應新形勢
，為此引入一種高層次電子設計方法，也稱為係統設計方法。

　　

shuzidianlushejixingbenshenjiushiyizhongzonghexingsheji
，qishejidianluzhongyibanbaohanbutongleixingdianlu，zaishejiguochengzhong，bukebimiandicunzaixuduocuowuhebuzuruguozhijieanzhaozheyishejidianluzaidianlubanshangjinxinganzhuang
、調試，其結果往往使電路調試費時費力，甚至會引起元器件和儀器設備損壞等問題，導致設計不能達到預期效果。應用EDA技術在仿真軟件平台上設計數字電路，能幫助熟悉和掌握最先進電路設計方法和技能。在電子技術高速發展今天，新器件、新電路不斷湧現，而設計條件受經費等因素製約，一般不能及時更新。采用軟件仿真方法
，在計算機上虛擬一個先進測試儀器、元器件品種齊全電子工作台，可進行驗證性、測試性、設計性等實驗針對性訓練，培養使用計算機及分析、應用和創新電路能力。“以仿代實”，“以軟代硬”應該成為當代設計發展潮流之一。

 

　　

EDA技術在數字係統中應用以基於ALTEraEPM7128SLC84-15芯片和MAX PlusII 10.0軟件平台數字鍾設計為例，討論EDA技術在數字係統中具體應用。

　　

3.1
、EDA技術設計流程

　　

在設計方法上，EDA技術為數字電子電路設計領域帶來了根本性變革，將傳統“電路設計硬件搭試調試焊接”模式轉變為在計算機上自動完成。

　　

3.2、設計要求

　　

具有時
、分、秒、計數顯示功能，以24小時循環計時。具有清零和調節小時
、分鍾功能。具有整點報時功能。

　　

3.3
、輸入設計源文件

　　

一個設計項目由一個或多個源文件組成


，它們可以是原理圖文件、硬件描述語言文件、混合輸入文件

，點擊Source/New菜單，選擇你所要設計源文件類型

，進入設計狀態
，完成源文件設計，存盤、退出
；另在一張原理圖編輯器窗口中，通過File/Matching Symbol菜單
，建立一張原理圖符號，生成一個與原理圖文件相同名
、相同功能邏輯宏元件
，它自動加到元件列表中，可以在更高層圖紙中反複調用

；

　　

3.4、邏輯編譯

　　

邏輯編譯選擇器件EPM7128SLC84-15，使用MAX PlusⅡ編譯器編譯設計項目
，通過編譯器自動進行錯誤檢查、網表提取、邏輯綜合、器件適配
，最終產生器件編程文件(。jed)。

　　

3.5
、綜合

　　

綜合就是利用EDA軟件係統綜合器將VHDL軟件設計與硬件可實現性掛鉤，這是將軟件轉化為硬件電路關鍵步驟。綜合器對源文件綜合是針對某一FPGA/CPI D供應商產品係列。因此，綜合後結果具有硬件可實現性。EDA提供了良好邏輯綜合與優化功能，它能夠將設計人員設計邏輯級電路圖自動地轉換為門級電路，並生成相應網表文件

、時序分析文件和各種報表，若設計沒有錯誤
，最終可生成可以編程下載。SOF文件。

　　

3.6
、器件適配

　　

綜合通過後必須利用FPGA/CPLD布局/布線適配器將綜合後網表文件針對某一具體目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優化
、布局布線等操作。適配後產生時序仿真用網表文件和下載文件
，如JED或POF文件。適配對象直接與器件結構細節相對應。

　　

3.7、功能仿真

　　

通常，在設計過程中每一個階段都要進行仿真驗證其正確性。在綜合前，要進行行為仿真，將VHDI源程序直接送到VHDI仿真器中仿真，此時仿真隻是根據VHDI語(yu)義(yi)進(jin)行(xing)，與(yu)具(ju)體(ti)電(dian)路(lu)沒(mei)有(you)關(guan)係(xi)。綜(zong)合(he)後(hou)

，可(ke)利(li)用(yong)產(chan)生(sheng)網(wang)表(biao)文(wen)件(jian)進(jin)行(xing)功(gong)能(neng)仿(fang)真(zhen)，以(yi)便(bian)了(le)解(jie)設(she)計(ji)描(miao)述(shu)與(yu)設(she)計(ji)意(yi)圖(tu)一(yi)致(zhi)性(xing)。功(gong)能(neng)仿(fang)真(zhen)僅(jin)對(dui)設(she)計(ji)描(miao)述(shu)邏(luo)輯(ji)功(gong)能(neng)進(jin)行(xing)測(ce)試(shi)模(mo)擬(ni)，以(yi)了(le)解(jie)其(qi)實(shi)現(xian)功(gong)能(neng)是(shi)否(fou)滿(man)足(zu)原(yuan)設(she)計(ji)要(yao)求(qiu)，仿(fang)真(zhen)過(guo)程(cheng)不(bu)涉(she)及(ji)具(ju)體(ti)器(qi)件(jian)硬(ying)件(jian)特(te)性(xing)，如(ru)延(yan)遲(chi)特(te)性(xing)。時(shi)序(xu)仿(fang)真(zhen)根(gen)據(ju)適(shi)配(pei)後(hou)產(chan)生(sheng)網(wang)表(biao)文(wen)件(jian)進(jin)行(xing)仿(fang)真(zhen)，是(shi)接(jie)近(jin)真(zhen)實(shi)器(qi)件(jian)運(yun)行(xing)仿(fang)真(zhen)，仿(fang)真(zhen)過(guo)程(cheng)中(zhong)已(yi)將(jiang)器(qi)件(jian)硬(ying)件(jian)特(te)性(xing)考(kao)慮(lv)進(jin)去(qu)了(le)
，因(yin)此(ci)仿(fang)真(zhen)精(jing)度(du)要(yao)高(gao)得(de)多(duo)。時(shi)序(xu)仿(fang)真(zhen)網(wang)表(biao)文(wen)件(jian)中(zhong)包(bao)含(han)了(le)較(jiao)為(wei)精(jing)確(que)延(yan)遲(chi)信(xin)息(xi)。

　　

3.8、編程下載

　　

通過仿真確定設計基本成功後，即可通過Byteblaster下載電纜線將設計項目以JTAG方式下載到器件中，完成設計所有工作。通過此例設計流程講述可知，EDA技術及其工具在數字電路係統(包括模擬電路係統)中正發揮著越來越重要作用
，其應用深度和廣度正在向更深層次延伸。

　　

3.9、目標係統

　　

用VHDL語言描述編碼電路。譯碼電路用CASE語句完成查表譯碼
，其中有近4O種可能情況。通過求出伴隨式值，把有一個錯誤數據取反糾正過來，其他情況給出信號，指出有錯誤。編譯碼電路選用ALTERA公司生產器件EPF1OK10TC144-3
，其中編碼電路占用了32個邏輯單元，譯碼電路占用了163個邏輯單元。對編碼譯碼電路做功能仿真。測試使用看來
，當數據輸人全為‘1’
，如果總線上傳來數據最後一位出錯。為''0''，正確數據異或而成數據檢查線DC使得譯碼器能把最後一位改為''1''
；如數據輸人是“00000001”
，編碼器DC為“19”而一旦出現兩個錯誤。如最高位和最低位，譯碼器指示是不可糾正錯誤；如數據正確傳輸，譯碼器指示沒有錯誤。

　　

　　

目mu前qian
，現xian代dai集ji成cheng電dian路lu技ji術shu發fa展zhan使shi以yi現xian場chang可ke編bian程cheng門men陣zhen列lie為wei代dai表biao大da容rong量liang可ke編bian程cheng邏luo輯ji器qi件jian等deng效xiao門men數shu迅xun速su提ti高gao

，其qi規gui模mo直zhi逼bi標biao準zhun門men陣zhen列lie
，達da到dao了le係xi統tong集ji成cheng水shui平ping。特te別bie是shi進jin入ru二er十shi世shi紀ji90年代後，隨著CPLD、FPGA等現場可編程邏輯器件逐漸興起，VHDL、Verilog等通用性好
、移植性強硬件描述語言普及
，ASIC技術不斷完善
，EDA技術在現代數字係統和微電子技術應用中起著越來越重要作用。從通常意義上來說，現代電子係統設計已經再也離不開EDA技術幫助了。