想要實現單片機剛幹擾，首先要綜合考慮各I/O口的輸入阻抗，采集速率等因素設計I/O口的外圍電路。一般決定一個I/O口的輸入阻抗有3種情況。

 

第一種情況：I/O口有上拉電阻

，上拉電阻值就是I/O口的輸入阻抗。人們大多用4K-20K電阻做上拉，（PIC的B口內部上拉電阻約20K）。

 

由於幹擾信號也遵循歐姆定律，所以在越存在幹擾的場合，選擇上拉電阻就要越小,因為幹擾信號在電阻上產生的電壓就越小。

 

由於上拉電阻越小就越耗電，所以在家用設計上
，上拉電阻一般都是10-20K

，而在強幹擾場合上拉電阻甚至可以低到1K。（如果在強幹擾場合要拋棄B口上拉功能，一定要用外部上拉。）

 

第二種：I/O口與其它數字電路輸出腳相連，此時I/O口輸入阻抗就是數字電路輸出口的阻抗
，一般是幾十到幾百歐。

 

可以看出用數字電路做中介可以把阻抗減低到最理想，在許多工業控製板上可以看見大量的數字電路就是為了保證性能和保護MCU。

 

第三種：I/O口並聯了小電容。

 

由於電容是通交流阻直流的，並且幹擾信號是瞬間產生
，瞬間熄滅的
，所以電容可以把幹擾信號濾除。但代價是造成I/O口收集信號的速率下降，比如在串口上並電容是絕不可取的
，因為電容會把數字信號當幹擾信號濾掉。

 

對於一些特殊器件

，如檢測開關
、霍(huo)爾(er)元(yuan)件(jian)等(deng)，是(shi)能(neng)夠(gou)進(jin)行(xing)並(bing)電(dian)容(rong)設(she)計(ji)的(de)，這(zhe)主(zhu)要(yao)是(shi)因(yin)為(wei)其(qi)開(kai)關(guan)量(liang)的(de)變(bian)化(hua)較(jiao)為(wei)遲(chi)緩(huan)，並(bing)不(bu)能(neng)形(xing)成(cheng)很(hen)高(gao)的(de)速(su)率(lv)，所(suo)以(yi)即(ji)便(bian)電(dian)路(lu)中(zhong)並(bing)聯(lian)電(dian)容(rong)，對(dui)信(xin)號(hao)的(de)采(cai)集(ji)也(ye)是(shi)不(bu)會(hui)有(you)任(ren)何(he)影(ying)響(xiang)的(de)。本(ben)文(wen)主(zhu)主(zhu)要(yao)對(dui)於(yu)上(shang)拉(la)電(dian)阻(zu)有(you)關(guan)的(de)如(ru)何(he)規(gui)避(bi)單(dan)片(pian)機(ji)幹(gan)擾(rao)進(jin)行(xing)了(le)介(jie)紹(shao)
，正(zheng)被(bei)單(dan)片(pian)機(ji)幹(gan)擾(rao)困(kun)擾(rao)的(de)朋(peng)友(you)不(bu)妨(fang)花(hua)上(shang)幾(ji)分(fen)鍾(zhong)閱(yue)讀(du)，相(xiang)信(xin)一(yi)定(ding)會(hui)有(you)所(suo)收(shou)獲(huo)。