時鍾信號一拖二采用T型拓撲結構無可厚非
，也說明有一定的設計概念，但是對於T型拓撲的設計要點還不是很清楚。一般我們的DDR2信號的T型結構需要主幹線比較長

，分支比較短，最好在500mil以內
，這是看到的第一個問題
，該設計分支和主幹線路長度差不多；第(di)二(er)個(ge)問(wen)題(ti)是(shi)如(ru)果(guo)要(yao)外(wai)部(bu)端(duan)接(jie)
，一(yi)般(ban)這(zhe)個(ge)端(duan)接(jie)會(hui)放(fang)到(dao)第(di)一(yi)個(ge)分(fen)支(zhi)處(chu)，而(er)該(gai)設(she)計(ji)雖(sui)然(ran)在(zai)分(fen)支(zhi)處(chu)加(jia)了(le)端(duan)接(jie)，但(dan)在(zai)另(ling)一(yi)端(duan)靠(kao)近(jin)顆(ke)粒(li)處(chu)又(you)加(jia)了(le)一(yi)個(ge)多(duo)餘(yu)的(de)端(duan)接(jie)，這(zhe)就(jiu)造(zao)成(cheng)我(wo)們(men)T型結構的不平衡。所謂的T型又叫等臂分支結構
，需要兩個分支長度
、結構
、端接盡量一致(長度有偏差時
，最好控製在20mil內)，而該設計卻沒有做到這一點。我們仿真了原版本設計和改善後的時鍾信號，波形對比如下所示。

原始版本時鍾信號仿真結果

改善後的時鍾信號仿真結果

 

地址信號一拖八也采用T型結構，按照上麵對Txingjiegoudeshuoming，zhuganyaochangfenzhijinliangduanqieduichengdeyuanze
，womenkeyikandaozhegedizhixinhaodezouxianjiegoujiubijiaolingluan，kexiangerzhixinhaokendinghuihencha。qiekanyuanshishejihegaishanhoudefangzhenjieguoduibi。

原始版本的地址信號仿真結果

改善後的地址信號仿真結果

 

DQS信號也大致一樣，沒有按照T型結構的最好原則來布線，不再贅述。最後來看數據信號，數據信號需要完全參照DQS信號走線
，包括等長。好了，現在的數據信號卻走成了菊花鏈結構，且沒法和DQS去做嚴格的等長，另外信號之間的間距也很小
，容易引起串擾問題，真的很任性！ 

原始版本的數據信號寫操作仿真結果

改善後的數據信號寫操作仿真結果

 

上麵隻是每組信號的單獨分析，再看看全局的一些考慮吧。

 

1
、總體上加了太多的串阻
，占用了布線空間且多打出許多過孔。

 

2
、地址
、命令和控製信號需要和對應的時鍾信號保持一定的等長（等長範圍視具體芯片來定
，一般在±200mil）。

 

3、數據組需要和對應的DQS信號等長（一般在50mil內）
，盡量同組信號同層布線。

 

4、數據組與對應的時鍾信號也需要有一定的等長，為了給後續調試留出更多的裕量，一般這個等長比時序仿真出來的結果更短，常見的在±500mil內。因為參考的時鍾關係，這也意味著數據組與組之間的長度偏差也在±500mil內。當然這些等長範圍都是一些經驗值，具體的更要看對應的芯片。

 

好了

，以上隻是對DDR2的設計做了一部分常規性的總結
，那麼問題來了~