zaidianzixitongzhongxuanzeshenmeleixingdequoudianrong，yijiruheduizhexiedianrongjinxinghelidebuju，youyitaojiaoweiyangedeshuxuemoxinghelilun，tongshihaixuyaoxiangyingdefenxigongjujinxingfenxi。youyuzhebufenneirongchaochulebenshudeyanjiufanwei，yincibenjiejincaiyongyixiexianchengdejieguoheXilinx的一些推薦數據來完成去耦網絡的設計。

在使用去耦電容時，重要的是減少引線長度和減小寄生電感
，並將電容盡可能地安裝在器件邊上。為此

，電源和地之間的閉環回路(該閉環回路與EMI特性有關)需要在CPLD／FPGA器件的電源腳附近放置一個去耦電容來實現。距離電源引腳越近，效果會越好。

由於器件工作的頻率越高，轉換速率越陡峭，所產生的RFdianliupinpujiuyueda，xuyaobingjiegezhongquoudianrong。bingjiedianrongdefangzhiyibanyongyuguolvgaopindingzhouyongliangbingduixianlubanzaoshengchanshengpangluzuoyong
，tongchangjiangduozhongdianrongchengduiweiraozaiCPLD／FPGA器件四周
，放置在電源和接地引腳之間。在50 MHz係統頻率以下
，最典型的高頻去耦電容為0.1μF與0.001μF並聯。在更高時鍾頻率下，則應選擇0.01μF和100μF電容並聯。

在實際應用中
，使用最多的去耦電容器是鉭電解電容和高頻陶瓷片電容。去耦電容通常是根據時鍾或器件工作的第1諧波來選擇
，而主要的RF電流是由3次諧波或5次(ci)諧(xie)波(bo)產(chan)生(sheng)的(de)。此(ci)時(shi)還(hai)應(ying)考(kao)慮(lv)該(gai)相(xiang)位(wei)的(de)諧(xie)波(bo)，需(xu)要(yao)利(li)用(yong)各(ge)種(zhong)電(dian)容(rong)來(lai)去(qu)耦(ou)。另(ling)外(wai)，時(shi)鍾(zhong)的(de)諧(xie)波(bo)分(fen)量(liang)也(ye)是(shi)一(yi)個(ge)必(bi)須(xu)考(kao)慮(lv)的(de)參(can)數(shu)
，通(tong)常(chang)隻(zhi)要(yao)對(dui)時(shi)鍾(zhong)的(de)5次ci諧xie波bo以yi下xia的de分fen量liang進jin行xing處chu理li就jiu足zu夠gou了le。如ru下xia圖tu所suo示shi為wei常chang用yong去qu耦ou電dian容rong器qi的de自zi激ji頻pin率lv響xiang應ying曲qu線xian，在zai自zi激ji頻pin率lv點dian附fu近jin等deng效xiao阻zu抗kang最zui小xiao，去qu耦ou的de效xiao果guo也ye最zui好hao。在zai設she計ji中zhong，不bu同tong的de電dian容rong器qi扮ban演yan不bu同tong的de角jiao色se。

圖1：常用去耦電容器的自激頻率響應曲線