隨著設備的越來越小和融入性能的不斷增加
，ESD以及許多情況下的EMI/RFI抑製已無法涵蓋在驅動所需接口的新一代IC當中。 另外
，先進的係統級芯片(SoC)設計都是采用幾何尺寸很小的工藝製造的。為了優化功能和芯片尺寸，IC設計人員一直在不斷減少其設計的功能的最小尺寸。IC尺寸的縮小導致器件更容易受到ESD電壓的損害。過去，設計人員隻要選擇符合IEC61000-4-2規gui範fan的de一yi個ge保bao護hu產chan品pin就jiu足zu夠gou了le。因yin此ci，大da多duo數shu保bao護hu產chan品pin的de數shu據ju表biao隻zhi包bao括kuo符fu合he評ping級ji要yao求qiu。由you於yu集ji成cheng電dian路lu變bian得de越yue來lai越yue敏min感gan
，較jiao新xin的de設she計ji都dou有you保bao護hu元yuan件jian來lai滿man足zu標biao準zhun評ping級ji，但danESD衝擊仍會形成過高的電壓

，有可能損壞IC。因此，設計人員必須選擇一個或幾個保護產品
，不僅要符合ESD脈衝要求
，而且也可以將ESD衝擊鉗位到足夠低的電壓，以確保IC得到保護。 

 

圖1：美國靜電放電協會(ESDA)的ESD保護要求
 

一
、先進技術實現強大ESD保護

安森美半導體的ESD鉗位性能備受業界推崇，鉗位性能可從幾種方法觀察和量化。使用幾個標準工具即可測量獨立ESD保護器件或集成器件的ESD鉗位能力，包括ESD保護功能。第一個工具是ESD IEC61000-4-2 ESD脈衝響應截圖，顯示的是隨時間推移的鉗位電壓響應，可以看出ESD事件中下遊器件的情形。 

圖2：ESD鉗鉗位截圖
 

除了ESD鉗位屏幕截圖，另一種方法是測量傳輸線路脈衝(TLP)來評估ESD鉗位性能。由於ESD事件是一個很短的瞬態脈衝
，TLP可以測量電流與電壓(I-V)數據，其中每個數據點都是從短方脈衝獲得的。TLP I-V曲線和參數可以用來比較不同TVS器件的屬性，也可用於預測電路的ESD鉗位性能。 

圖3：典型TLP I-V曲線圖
 

安森美半導體提供的高速接口ESDbaohubaohuqijianzhenrongyouliangzhongleixing。diyileizuirongyishixian，beichengweichuantongshejibaohu。zaizhezhongleixingshejizhong，xinhaoxianzaiqijianxiayunxing。zhexieqijiantongchangshidianrongzuididechanpin。
 
二


、采用PicoGuard XS技術的產品。

這種類型設計使用阻抗匹配(Impedance Matched)電路，可保證100 Ω的阻抗，相當於電容為零。這類設計無需並聯電感
，有助於最大限度地減少封裝引起的ESD電壓尖峰。 

圖4：傳統方法與PicoGuard XS設計方法的對比
 

三、總結

安森美半導體的保護和濾波解決方案均基於傳統矽芯片工藝技術。相比之下，其它類型的低成本無源解決方案使用的是陶瓷、鐵氧體和多層壓敏電阻(MLV)組合的材料。這類器件通常ESD鉗(qian)位(wei)性(xing)能(neng)較(jiao)差(cha)。在(zai)某(mou)些(xie)情(qing)況(kuang)下(xia)，傳(chuan)遞(di)給(gei)下(xia)遊(you)器(qi)件(jian)的(de)能(neng)量(liang)可(ke)能(neng)比(bi)安(an)森(sen)美(mei)半(ban)導(dao)體(ti)解(jie)決(jue)方(fang)案(an)低(di)一(yi)個(ge)量(liang)級(ji)。一(yi)些(xie)采(cai)用(yong)舊(jiu)有(you)技(ji)術(shu)的(de)產(chan)品(pin)甚(shen)至(zhi)可(ke)能(neng)在(zai)小(xiao)量(liang)ESDchongjihouchuxianliehuabingbiandegengzao。youyuqicailiaoxingzhi
，yixiewuyuanqijianwangwangbiaoxianchuwendudebuyizhixing，congerjiangdilezhongduanxitongzaibiaozhunxiaofeiwenduhehuanjingwendufanweineiyunxingdekekaoxing。