【導讀】設計規則檢查 (DRC) 技術用於芯片設計
，可確保以較高的良率製造出所需器件。設計規則通常根據所使用設備和工藝技術的限製和變異性製定。DRC可確保設計符合製造要求，且不會導致芯片故障或DRC違規。常見的DRC規則包括最小寬度和間隔要求、偏差檢查以及其他規格，以避免在製造過程中出現短路、斷路、材料過量或其他器件故障。

大麵積分析技術可以預防、探測和修複熱點，從而將係統性
、隨機性和參數缺陷數量降至最低

，並最終提高良率

• 通過虛擬工藝開發工具加速半導體工藝熱點的識別

• 這些技術可以節約芯片製造的成本、提升良率

  
  

設計規則檢查 (DRC) 技術用於芯片設計，可確保以較高的良率製造出所需器件。設計規則通常根據所使用設備和工藝技術的限製和變異性製定。DRC可確保設計符合製造要求，且不會導致芯片故障或DRC違規。常見的DRC規則包括最小寬度和間隔要求
、偏差檢查以及其他規格，以避免在製造過程中出現短路、斷路、材料過量或其他器件故障。

在先進的半導體技術節點，DRC規則的數量增加和複雜性提升，導致傳統的2D DRC無法識別所有熱點和故障。2D DRC無法模擬或預測3D規則違規，因此通常在開發晚期才能識別到3D故障。僅靠矽晶圓廠數據和測試宏來識別開發晚期的故障既耗時又昂貴。

泛林集團的SEMulator3D®虛擬製造平台可用於進行半導體器件的3D建模和基於規則的量測，並用比矽晶圓實驗更快、更經濟的方式識別熱點（DRC違規）和潛在故障。

大麵積分析 (Large Area Analysis) shibandaotigongchengyanfazhongdezhongyaogainian，zhiweiletansuodamianjixinpianquyuneiqianzairediandeminganxingjiqiduixiayougongyibuzhoudeyingxiangerjinxingdeyixilieshiyan。jingguojingxinshejidedamianjifenxikeyibangzhugongchengshiyongjiaoshaodeshiyanjingyuanchengbenlaikaifachuzuijiadebandaotigongyi。

然而，大麵積芯片區域潛在的工藝問題非常複雜，所以半導體設計和製造中的大麵積分析（或實驗）空間並沒有被工程師充分挖掘。

本文中，我們將演示如何將SEMulator3D虛擬製造用於大麵積分析，並通過在大麵積模擬域中識別3D弱點展示我們的方法。

圖1：使用SEMulator3D進行大麵積分析

大麵積3D DRC集成流程

圖2是大麵積分析3D DRC集成工藝圖。其中包含三個輸入值：SEMulator3D最佳已知方法工藝步驟模型、配置特定缺陷搜索標準的結構搜索宏和設計版圖。

通過3D預測性工藝建模，SEMulator3D可以使用這些輸入值來識別短路、斷路、材料過量等3D器件故障。此模擬的輸出值包括基於規則的量測、（搜索宏的）故障識別

、以及缺陷圖的生成。

大麵積分析工藝結束後
，用戶可以查看整個大麵積模擬域的測量結果。此外
，還會生成包含潛在弱點的圖形數據係統 (GDS) 版圖文件，供進一步參考。

我們可以看到大麵積分析3D DRC集成工藝的每個輸出值，以及它們如何在半導體開發過程中加速熱點和故障識別。

圖2：大麵積分析，3D DRC集成工藝圖

3D結構搜索中基於規則的量測

通過對3D結構進行基於規則的虛擬量測

，SEMulator3D中的3D模型可用於搜索和驗證問題區域或熱點。一旦有違反規則，軟件會進行相應提示。而2D DRC工藝可能無法識別到所有這些違規——盡管使用簡單的2D DRC可以識別某些熱點，但由於2D DRC無法顯示沉積、刻蝕或其他光刻工藝的變異性，所以結果並不完整。

3D工藝建模包括工藝和結構信息
，可用於突顯結構問題
，比如絕緣距離太短、接觸區域重疊或其他限製良率的設計問題（如圖3）。在3D建模工藝中，可以建立幾何標準，以研究各種器件特征的最小/最大關鍵尺寸，以及材料接口問題和其他器件研究。這些信息可用於協助工藝/設計的共同優化，並降低不可控性。通過在3D結構上進行虛擬且基於規則的量測，可以在開發早期、在矽晶圓廠數據和測試宏之前識別可能限製良率的故障。

圖3：3D工藝建模中識別的故障類型

搜索宏和缺陷（熱點）圖

在SEMulator3D中，搜索宏可以識別大麵積半導體區域內的違規或可能發生的器件故障。當搜索宏識別出故障時（使用基於規則的量測），會自動將結果輸出到一個GDS文件（如圖4）
，展示已識別故障的位置
，該GDS文件包含在結構搜索工藝中識別的故障和缺陷。這些缺陷實際上是在3D結構中的，所以使用2D DRC方法通常無法識別它們。根據大麵積研究中發現的缺陷類型，可能需要在SEMulator3D中進行工藝模型校準，以驗證預測準確性。理論上，識別意外缺陷不需要先進的校準。

圖4：大麵積分析模擬的GDS文件
，故障區域用紅色標記

結論

在不需要晶圓實驗的情況下識別工藝熱點非常有價值：這不僅可以節省晶圓和掩膜成本
，更重要的是，可以加速技術開發中的良率提升。

在最近使用SEMulator3D的de項xiang目mu中zhong，大da麵mian積ji分fen析xi解jie決jue方fang案an在zai開kai發fa早zao期qi識shi別bie出chu多duo個ge掩yan膜mo缺que陷xian。其qi中zhong，兩liang個ge缺que陷xian已yi經jing得de到dao修xiu正zheng，並bing購gou買mai了le新xin的de掩yan膜mo。如ru果guo沒mei有you使shi用yong虛xu擬ni工gong藝yi開kai發fa工gong具ju，這zhe種zhong掩yan膜mo故gu障zhang識shi別bie可ke能neng花hua費fei數shu月yue時shi間jian
、數次試樣的測試。

隨著半導體技術的進步，大麵積分析技術可以預防
、探測和修複熱點

，從而將係統性
、suijixinghecanshuquexianshuliangjiangzhizuidi
，bingzuizhongtigaolianglv。duixiwanganshijiaofuxinbandaotichanpindeqiyelaishuo，damianjifenxiyongyutanjiuzhizaokexingxingjiangchengweichenggongdeguanjianyinsu。

（作者：泛林集團半導體工藝與整合高級經理 Jacky Huang）

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

你準備好迎接新興汽車雷達衛星架構了嗎？

如何幫助提高混合動力汽車/電動汽車電池斷開係統的安全性和效率

大算力時代, 如何打破內存牆

輕鬆了解功率MOSFET的雪崩效應

CITE2024開展倒計時 等你來看大模型、芯片、機器人、智能駕駛……