晶體管的微縮問題
發布時間:2020-05-14 責任編輯:lina
【導讀】在半導體行業中,“微縮(Scaling)”是一個經常出現的詞語,比方說,我們經常在半導體行業的新聞中聽到有關晶體管微縮(即把納米級(Nano-scale)的尺寸縮小至原子級別)的信息。
在半導體行業中,“微縮(Scaling)”是一個經常出現的詞語,比方說,我們經常在半導體行業的新聞中聽到有關晶體管微縮(即把納米級(Nano-scale)的尺寸縮小至原子級別)的信息。或者,我們又曾聽說過,我們日常使用的智能手機等電子設備由於采用了容量較大(Scaling)的存儲半導體,因此能夠存儲清晰度較高的視頻。無論什麼樣的新聞,基本都意味著微縮(Scaling)的進步。
以上這些進步都是由元件接觸麵積(Footprint)的縮小、三維結構的擴大、xincailiaohegexinjiegoudecaiyongsuodailaidexiaoguo。rujindeshuzishidaiyinyishangzhexiejishudefazhanhejinbuerdeyichengli。rujin,shiwomenderichangshenghuofashengfantianfudibianhuadedianzishebeishiyouyuweisuo(Scaling)而得以誕生的,而且,今天的我們隻需動動手指就可以獲得海量的數字信息。
晶體管的微縮(Scaling)
就半導體的微縮(Scaling)而言,摩爾定律是眾所周知的。即當價格不變時,集成電路上可容納的元器件的數目每隔 18 個 -24 個月便會增加一倍,性能也將提升一倍。
最近幾十年來,隨著光刻(Lithography,在晶圓表麵影印成線路圖案的加工技術)和等離子蝕刻(Plasma Etching)技術的進步,半導體行業正在逐步縮小晶體管這一重要的(或者說是不可或缺的)構成要素,且獲得了較大的發展。
此外,就半導體的技術節點(Technology Node)而言,一般指的是晶體管的閘極(Gate)的長度。比方說,所謂 0.5um 的技術節點指的就是閘極(Gate)長度為 0.5um dejingtiguan。danshi,suizheshidaidefazhan,jishujiediandedingyiyezaibianhua,rujinbuzaishijingtiguanxiangguandezhuyaobufendechicunzhibiao,erjinshizhidaiyuanjiandedaijidemingcheng。danshi,suizhejiediandeweisuofazhan,renmenduiyutigaoyuanjiandexingnenghegonglv、削減生產成本的目標從來沒有改變過。

圖片出自:mynavi)
高性能晶體管在 20nm 節點前後達到了微縮的極限。半導體行業的工程師們不得不探索其他設計晶體管的方法,因為如果縮小平麵型(Planar)晶體管的水平尺寸,將會產生其他問題。
就三維 FinFET(鰭式場效應晶體管)的結構而言,晶體管的主要構成要素相對於矽晶圓而言較立體,因此不會減少晶體管的溝道(Channel)的容量,而是縮小元件的接觸麵積(Footprint)。就 FinFET 的微縮而言,作為提高元件性能的方法,一般是在提高 Fin 的高度的同時,為提高每個單元(Unit)麵積的元件密度而縮小水平尺寸。
為了維持晶體管的微縮,以及獲得高性能、低功耗、低成本的元件,近年來實施的方法是往矽裏添加鍺(Germanium),但要用 FinFET 技術超越 5nm 的節點,還是需要新材料!此外,壓層納米板(Nano Sheet)、納米線(Nano Wire)dengxindecailiaohenyoukenengchengweixindejiejuefangan。yaoduizhexiexincailiaojinxingjiagong,haowuyiwen,weisuoshibixude,qielinghuoyunyongyuanzicengjibiedechengmoyijishikegongyidoushibixude。

(圖片出自:mynavi)
接觸(Contact)層的微縮(Scaling)
如果縮小晶體管的尺寸,為了連接晶體管、排線層,就需要整體縮小接觸(Contact)層的尺寸。隨著代際的進步以及局部內部聯係(Inter-connect)的密度越來越高,如果進一步推進微縮的發展,如今主流的銅配線將會麵臨嚴重的課題。比方說,如果要進一步降低配線的寬幅、高度,則銅配線的電阻將會大幅度增高。半導體生產廠家在靈活運用既能防止銅汙染又具有較高電阻值的新阻擋(Barrier)材料、新襯墊(Liner)材料的同時,力求減小阻擋(Barrier)層、襯墊(Liner)層的空間。另一種可能性是使用一種不需要阻擋(Barrier)層的其他金屬來取代銅,或者使用其他金屬與銅的合金。

(圖片出自:mynavi)
存儲半導體容量的微縮(Scaling)-- 即容量的擴大
3D NAND 的存儲半導體容量的微縮(Scaling)是通過垂直方向的堆疊來實現的。就存儲半導體的結構而言,單元(Cell)密度與堆疊層的層數成比例地增加。初期的 3D NAND 一般采用的是 24 層構造的芯片,如今 96 層、128 層構造的芯片已經量產,因此預計堆疊層數將會進一步增加。而且,每一層都需要均勻、光滑,且與下層緊密結合,因此堆疊層數帶來的課題也增加了。
堆疊層數的持續增加帶來了存儲半導體容量的擴大,而存儲半導體容量的擴大又使具有較高縱深比(Aspect)的存儲孔(Memory Hole)的蝕刻、階梯(Staircase)圖形的定義、字線(Word-line)的鎢填充等後續工藝更加複雜。此外,如果溝道(Channel)長chang度du變bian長chang,電dian子zi遷qian移yi率lv會hui受shou到dao限xian製zhi,影ying響xiang設she備bei的de性xing能neng。眼yan下xia,人ren們men正zheng在zai推tui進jin運yun用yong重zhong要yao的de成cheng膜mo工gong藝yi以yi及ji蝕shi刻ke工gong藝yi來lai切qie實shi推tui進jin新xin代dai際ji的de發fa展zhan。

(圖片出自:mynavi)
彙總
如今最尖端的芯片毫無疑問是迄今為止設計、生產的產品中最先進的元件,也是曆經幾十年人們推進微縮的直接成果。今天的縮小水平方向尺寸的、謀求縱向堆疊的元件所要求的性能(Performance)和成本(Cost)優勢會因為半導體生產設備的進步、生產設備廠家和芯片廠家的強化合作而得以實現。
通過半導體的微縮(Scaling)發展,我們的工作、通勤、娛樂、通信方式獲得了翻天覆地的變化。作為改革(Innovation)的方向性,我們期待“More Moore(延續摩爾定律)”可以持續下去。作為支撐半導體行業得以發展的另一個方向性—-- 將各種各樣的技術融合到各種各樣的構造、係統中的“More than Moore(新摩爾定律、超越摩爾定律)”戰略也頗受矚目。
未來,我們需要同時推進以上這兩個方向的進步,但是,要推進實現更智能(Smart)、更互聯(Connected)的社會而必須的速度和性能需要被應用到更多的行業和領中。
免責聲明:本文為轉載文章,轉載此文目的在於傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請聯係小編進行處理。
特別推薦
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
技術文章更多>>
- 一秒檢測,成本降至萬分之一,光引科技把幾十萬的台式光譜儀“搬”到了手腕上
- AI服務器電源機櫃Power Rack HVDC MW級測試方案
- 突破工藝邊界,奎芯科技LPDDR5X IP矽驗證通過,速率達9600Mbps
- 通過直接、準確、自動測量超低範圍的氯殘留來推動反滲透膜保護
- 從技術研發到規模量產:恩智浦第三代成像雷達平台,賦能下一代自動駕駛!
技術白皮書下載更多>>
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索




