zaiwulianwangheyunjisuanchengweishenghuoyibufen


，zaixingyemeitidasixuanyangzhiji
，tongguocaiyongzuixianjindejishuheyouhuasheji，laoshidianziyuanjianbingweitingzhiqianjindebufa。qizhongyigelizishimoshuzhuanhuanqi
，gaiqijianxianzaikeyichaoguomeimiaoyizhaocicaiyang(MSPS)的速率實現32位分辨率，輕鬆通過傳統的計量基準測試。

 

這些高精度轉換器可以顯示高於16位的分辨率，規定可比靜態和動態特性，並且在儀表儀器和大型通用采集係統（測試、設備認證）、專業係統（醫療應用和光譜學數字成像）等專用領域以外

，它們已經進入許多過程控製應用
、可編程控製器、大型電機控製以及電能輸配等領域。目前
，幾種ADC架構在精度方麵不相上下；根據不同需求，具體的選擇視模數轉換原理、逐次逼近寄存器(SAR)以及∑-Δ而定，在數MSPS速率下，這些架構分別支持最高24位或以上的分辨率，為24位或更多，在幾百kSPS速率下支持32位分辨率。

 

當麵對這些分辨率和精度水平時，這些轉換器提供的有用動態範圍很容易超過100dBFS（滿量程）的de神shen奇qi屏ping障zhang，用yong戶hu麵mian臨lin的de真zhen正zheng挑tiao戰zhan體ti現xian在zai為wei要yao數shu字zi化hua的de信xin號hao設she計ji模mo擬ni調tiao理li電dian路lu，以yi及ji相xiang關guan抗kang混hun疊die濾lv波bo器qi的de設she計ji兩liang個ge方fang麵mian。在zai過guo去qu的de二er十shi年nian中zhong，采cai樣yang速su率lv和he濾lv波bo技ji術shu已yi經jing有you了le很hen大da的de發fa展zhan，現xian在zai我wo們men可ke以yi結jie合he運yun用yong模mo擬ni和he數shu字zi濾lv波bo器qi，在zai性xing能neng和he複fu雜za性xing之zhi間jian達da到dao更geng好hao的de平ping衡heng。

 

圖1. 典型測量信號鏈

 

圖1所示為適用於數據采集係統的這類分區的一個典型示例。在調節差分或非差分信號（放大、縮放、自適應和電平轉換等）之後，在數字化之前對後者進行濾波以滿足奈奎斯特準則。根據ADC的過采樣速率
，要使用額外的數字濾波來達到采集係統的規格要求。

 

由於對超寬輸入動態範圍的需求增加，許多上述應用采用了最先進的高分辨率ADC。隨著動態範圍的增加，係統性能預計會提高，模擬調節鏈會減小，擁堵、能耗，甚至是材料成本都會下降。

 

 

在超快高分辨率模數編碼器出現之前，一般通過以下辦法解決動態範圍問題：使用快速可編程增益放大器
、更快的比較器和/或並聯若幹ADC
，zuihoujiashangheshideshuzichulimokuai
，yishixianqiangxinhaodeshuzihua，qufenjiejinzaoshengshuipingdexiaoxinhao。zaizhexiechenjiubingqiexianyiguoshidejiagouzhong
，zheyangzuohuidailaifuzadedianlu
，hennankaifa
，bingqiezaixianxingdu、帶寬和采樣頻率方麵都受到限製。當今的替代方案是，借助更經濟的現代ADC的高采樣速率，達到運用過采樣技術的目的。

 

圖2.通過添加數字抽取濾波器比較頻譜噪聲密度

 

以高於奈奎斯特定理要求的最小值的FSEsulvduixinhaojinxingcaiyang，keyitongguochulihezengjiabianmaqidexinzaobilaizhixingzengyiyunsuan
，bingyincizengjiayouxiaoweideshuliang。shijishang，lianghuazaoshengherezaoshengbeitonghuaweibaizaosheng

，gaizaoshengzaizhenggenaikuisitepindaijiyiwaijunyunfenbu。guocaiyangzhihou
，tongguolvboheyangeyizuixiaosuoxucaiyangsulv（或2×BW）限製有用頻帶，頻帶每降低一個倍頻程
，噪聲能量將降低3dB，如圖2所示。換句話說
，過采樣因子為4時最為理想，在理論上使信噪比增加了6dB；即是說
，增加了一位，如等式1所示：

 

 

總之，過采樣有兩個優點，一是可以提升信噪比，二是可以放寬對位於ADC之前的抗混疊模擬濾波器的要求。

 

 

理想情況下
，與ADC相(xiang)關(guan)的(de)濾(lv)波(bo)器(qi)，特(te)別(bie)是(shi)那(na)些(xie)負(fu)責(ze)解(jie)決(jue)頻(pin)譜(pu)混(hun)疊(die)問(wen)題(ti)的(de)濾(lv)波(bo)器(qi)
，相(xiang)比(bi)其(qi)精(jing)度(du)，其(qi)幅(fu)度(du)響(xiang)應(ying)帶(dai)寬(kuan)必(bi)須(xu)盡(jin)可(ke)能(neng)平(ping)坦(tan)，同(tong)時(shi)其(qi)帶(dai)外(wai)衰(shuai)減(jian)還(hai)要(yao)能(neng)滿(man)足(zu)其(qi)動(dong)態(tai)範(fan)圍(wei)要(yao)求(qiu)。過(guo)渡(du)帶(dai)一(yi)般(ban)要(yao)盡(jin)可(ke)能(neng)陡(dou)。因(yin)此(ci)

，這(zhe)些(xie)抗(kang)混(hun)疊(die)低(di)通(tong)濾(lv)波(bo)器(qi)在(zai)特(te)性(xing)上(shang)有(you)特(te)定(ding)的(de)要(yao)求(qiu)，必(bi)須(xu)能(neng)消(xiao)除(chu)寄(ji)生(sheng)鏡(jing)像(xiang)
、噪zao聲sheng和he其qi他ta雜za散san音yin。根gen據ju具ju體ti應ying用yong，還hai要yao特te別bie注zhu意yi相xiang位wei響xiang應ying
，也ye要yao補bu償chang任ren何he過guo大da的de相xiang移yi。雖sui然ran有you許xu多duo建jian議yi被bei認ren為wei屬shu於yu基ji礎chu建jian議yi，但dan是shi，如ru果guo要yao將jiang這zhe些xie建jian議yi與yu指zhi定ding的de24位或32位轉換器的要求結合起來
，並且這些轉換器的積分非線性誤差僅為幾LSB
，再加上其他類似的靜態和動態參數，有些建議實現起來會極其困難。

 

如前所述，過采樣在此非常重要，因為它不僅能提升信噪比，還能放寬對模擬抗混疊濾波器規格及其截止頻率的要求。如圖3所示，過采樣分布在-3dB條件下截止頻率與阻帶起點之間的過渡帶。

 

圖3.過采樣分布在-3dB條件下截止頻率與阻帶起點之間的過渡帶

 

最新的技術為近年來顯著提升的高精度SAR ADC轉換速率提供了可能，目前在18位分辨率下
，此等轉換速率在1MSPS與15MSPS之間。相比之下
，具有同等分辨率的寬帶∑-ΔADC的速率幾乎要低一個數量級，存在突出的延遲問題，並且其通帶紋波太高，無法用於數據采集係統、其他測量儀器儀表等應用。基本而言，總體計量精度決定著後者的特性，這與靜態(dc)和動態(ac)參數都有關係，因此這些係統中的轉換器和附帶的模擬調理電路在規格上必須達到頂級要求。

 

這些規格包括失調、增益和對應的漂移誤差
、積分非線性(INL)和差分(DNL)誤差等常見特性，還包括信噪比(SNR)、諧波失真和雜散音（無雜散動態範圍(SFDR)）。SAR ADC在部分這些參數以及瞬態響應、模擬輸入過載和零延遲方麵具有明顯的競爭優勢(INL)，為單次模式下多路輸入係統的運行或采集的觸發提供了保障。

 

相反，除LTC2512和LTC2500-32以外
，大多數SAR ADC不包括數字濾波器，因此其運行不受一些不可避免的數字低通濾波的阻礙或限製，否則
，就會在計算精度、帶通紋波、衰減阻帶抑製
、傳播時間和功耗之間進行平衡。在大多數情況下

，用戶無法控製這些∑-Δ轉換器的內部濾波器係數值，不得不湊合了事。

 

 

在對性能的角逐中，2014年，淩力爾特公司（現為ADI公司的一部分）向客戶推出了具有20位分辨率和真正線性度的第一款逐次逼近型ADC，將競爭對手打了個措手不及。LTC2378-20是一款出色的轉換器，在接近MSPS的所有其他競爭產品中仍然保持著自己的優勢。

 

LTC2378曾經的友敵，AD4020是ADI公司首款能以1.8MSPS速率數字化10V峰峰值差分信號的20位SAR ADC。它結合了低噪聲、低功耗以及LTC2378的所有特性：動態壓縮、鉗位電路、電荷轉移補償，支持使用低功耗精密放大器（高阻抗模式）等。采用1.8V電源供電，1.8MSPS速率下，功耗僅為15mW。350ns的轉換時間創下紀錄，使其在延長采集時間或讀取數據方麵遊刃有餘。其采用10引腳MSOP或10引腳QFN封裝，與AD40xx家族的其他16位至18位成員相同。在–40°C至125°C溫度範圍內，其規格和運行完全有保證。

 

LTC2378-20和AD4020的采樣速率分別為1MSPS和1.8MSPS，為過采樣帶來了具有重要意義的可能性
，特別是音頻頻段或更高頻段。為此，必須在外部FPGA或DSP中搭載定製型抽取濾波器。如前所述，可以繞過後者，以在必要時將其延遲降至最低。基於這些初級采樣速率值，考慮到0kHz至25kHz頻段，相應的過采樣因子約為16或32
，處理增益為12dB至18dB
，同時還嚴格按照奈奎斯特定理

，簡化了常規操作條件下的抗混疊低通濾波器。

 

ADC至DSP鏈路：一切皆為串行

 

近年來，半導體行業及其設計師圈子明顯傾向於減小元件尺寸，使外殼引腳真正瘦身，並且還要調整需要與SPI總線、同步串口等連接的幾乎所有串行數字輸入或輸出。問題是，這些轉換器卻沒有留下用於抽取樣本和控製ADC的各功能選項的串行接口。根據其規格

，這些串行接口兼容SPI或DSP串chuan口kou，但dan實shi際ji並bing非fei如ru此ci。它ta們men最zui多duo隱yin藏zang了le負fu責ze設she置zhi時shi鍾zhong信xin號hao節jie奏zou的de移yi位wei寄ji存cun器qi，用yong於yu從cong器qi件jian中zhong提ti取qu數shu據ju
，或huo者zhe在zai配pei置zhi期qi間jian注zhu入ru數shu據ju。就jiu如ru所suo有you這zhe些xieSAR ADC一樣，LTC2378-20和AD4020在頻率上要求串行時鍾(SCK)在額定采樣速率下，以20位為單位恢複數據。由於數據讀取階段嚴格限製在采集時間（約300ns）範圍以內
，因此在轉換期間，必須將外部訪問時的數字活動減至完全靜音

；並且要以1MSPS的采樣速率
，在分配的時間內從采樣恢複所有位，時鍾頻率必須達到60MHz以上。無論是產生這樣的時鍾頻率，還是要在接收器端實現的時間規格，對於負責從ADC收集數據的控製器上的接口來說，這都是嚴格的限製。

 

LTC2378-20要求最低SCK信號頻率達到64MHz，這意味著，它不能連接任何通用微控製器或搭載最高頻率略微超過50MHz的同步串口(SPORT)的DSP，Blackfin處理器?家族的一些成員除外，如ADSP-BF533、ADSP-BF561，其速率可以達到90Mbps。因此，有人擔心
，需要使用搭載了低抖動時鍾產生電路相關的大型CPLD或FPGA。串行輸出SAR ADC的大多數數字接口或多或少具有相同的時序和邏輯信號模式，如圖4所示。對於SDI配置輸入，除了級聯模式之外，還對它提出了低得多的頻率要求。ADC采樣周期的等效全周期時間為

 

 

故定義最大采樣頻率，其構成為： 

 

 

其本身由輸出數據的讀取速率調理，其中
， 

 

 

圖4.AD4020的時序圖

 

幸運的是，AD4020的轉換時間超短，為325ns，采樣速率為1MSPS
，采樣時間為675ns
，基於此

，其串行數據讀取頻率低於33MHz，與DSP同步串口（如SHARC?ADSP-21479）相當
，功耗也非常低。

 

 

出於能耗、精度和操作模式選擇靈活性的原因，同時也是出於商業考慮
，在這些應用中不能考慮基於FPGA的解決方案。要處理來自這些20位ADC的串行輸出並實現最優抽取濾波器
，隻能使用DSP浮點處理器。

 

如今，有許多數據采集係統都能通過大量信道同時采樣。這就導致許多ADC並行運行
，同時由同一個控製器控製，該控製器還要負責收集數據並將其存儲在存儲器中以供後續分析。

 

運用SHARCADSP-21479或其快速版ADSP-21469和ADSP-21489（時鍾頻率為450MHz）等高性能SAR ADC構建的係統不但現實可行，而且在性能

、開發時間、能耗和緊湊性等方麵也是可圈可點。這些處理器具有支持8個模數數字化通道所需要的全部功能和外設，包括同步串行接口
、不同時鍾信號的發生以及觸發轉換等。在所有SHARC處理器中，ADSP-21479是唯一一款采用低泄漏65納米CMOS工藝製造的32/40位浮點DSP，其(qi)優(you)勢(shi)是(shi)能(neng)大(da)幅(fu)降(jiang)低(di)泄(xie)漏(lou)或(huo)靜(jing)態(tai)電(dian)流(liu)，並(bing)且(qie)其(qi)結(jie)溫(wen)幾(ji)乎(hu)呈(cheng)指(zhi)數(shu)級(ji)演(yan)進(jin)。作(zuo)為(wei)處(chu)理(li)器(qi)及(ji)其(qi)外(wai)設(she)頻(pin)率(lv)和(he)活(huo)動(dong)函(han)數(shu)的(de)動(dong)態(tai)電(dian)流(liu)也(ye)低(di)於(yu)以(yi)標(biao)準(zhun)或(huo)快(kuai)速(su)CMOS工藝製造的處理器。不足之處則在於，相比常規版本，其最大CPU頻率下降了約30%-40%，但仍然足以滿足此類應用的需求。

 

ADSP-21479搭載了多種外設
，其中有一個特殊模塊被稱為串行輸入端口(SIP)，該模塊能同時從同步運行的8個外部串口發射器接收信號流以及時鍾和同步信號。事實上
，可以將與AD4020類似的8個ADC直接接入該接口，從而接入處理器。如圖5所示，8個通道有自己的IDP_SCK時鍾、IDP_FS同步和IDP_DAT輸入信號，一旦解串行


，它們的數據會自動複用到32位、8字FIFO存儲器中
，然後通過64位DMA數據包或CPU執行的讀取操作，傳輸到SHARC內部RAM。DMA傳輸操作中，SIP由運行於自動乒乓模式下的雙索引DMA通道伺服。此外
，ADSP-21479還搭載有四個精密時鍾發生器（用於低抖動，縮寫為PCG），能夠從內部或外部源(TCXO)生成獨立的時鍾和同步信號對。通過編程20位內部分頻器可取得這些激勵的頻率、周期
、脈衝寬度和相位。每個PCGx生成單元提供由一對AD4020轉換器共享的一對CLK/FS信號，但在轉換階段時鍾必須靜音

，所以需要一個邏輯門，以便把IDP_FS信號和IDP_SCK信號結合起來形成SCK時鍾。

 

圖5.通過解串行將8個20位1MSPSSAR ADC接入SHARC DSP
；DMA數據傳輸進DSP內部RAM

 

圖5中的時序圖顯示
，一旦轉換時間tconv已經過去，必須盡可能快地以33.3MHz的速率，從當前樣本中讀取20位數據
，以在采樣頻率中維持1MSPS的神奇屏障。大約600ns後

，數據被傳輸到其中一個SIP緩衝器中
，此時可以使用IDP_FS或CNV信號啟動新的轉換周期，使AD4020進行新的轉換操作。使後者的最大轉換時間達到325ns
，這對應於CNV信號的脈衝寬度，即12個IDP_SCK時鍾周期或360ns。總之，如圖5中的時序圖所示，一個完整的掃描周期需要32個IDP_SCK信號周期，總時間為960ns
，因此其最大采樣速率為1.040MSPS。

 

表1.不同SAR ADC與DSP相比的情況對比

 

同樣，ADCLTC2378-20可以與ADSP-21489相關聯
，因為它能夠在高達50MHz的外設時鍾頻率下工作
，在這種情況下，采樣速率為900kSPS，如表1所示。遺憾的是，靜態電源電流(Iddint)或後者的泄漏電流遠高於動態電流

，使得該配置的總功耗超過可用功率，達到不可接受的程度。

 

 

jiashejiangzhexiezhuanhuanqiyongyuguocaiyangmoshi，ruci
，jiuyoubiyaotigongyigenengmanzushangshuyaoqiuqiezhenduimubiaopindaidingzhidechouqulvboqi，zaisuoxujisuannenglihegonghaofangmianjinliangjiangdiduiDSP的de影ying響xiang。目mu前qian，用yong於yu改gai變bian采cai樣yang速su率lv的de程cheng序xu已yi經jing成cheng為wei一yi種zhong標biao準zhun的de數shu字zi信xin號hao處chu理li操cao作zuo，可ke以yi用yong內nei插cha器qi和he數shu字zi抽chou取qu器qi實shi現xian。出chu於yu相xiang位wei響xiang應ying線xian性xing度du考kao慮lv，低di通tong抽chou取qu濾lv波bo器qi采cai用yong有you限xian脈mai衝chong響xiang應ying(FIR)拓撲結構
，可以根據效率要求采用不同的拓撲結構：

 

● 抽取專用直接或優化FIR濾波器

● 級聯多速率FIR濾波器（1/2頻段）

● 多相FIR濾波器

 

無論是FIR還是IIR類型的多相濾波器都是抽取或插值濾波器最有效的實現方案之一。然而，傳統數字處理方案要求在抽取之前進行濾波。在此假設下，1/M抽取濾波器由低通濾波器和緊隨其後的采樣頻率降級組成（圖6a）。預先對信號濾波
，避免頻譜混疊，然後以M-1的速率定期消除樣本。然而

，常規FIR或其他結構針對這些抽取濾波器的直接實現方案存在資源浪費問題
，因為被拒樣本是幾十甚至幾百次累乘(MAC)的結果。使用分解成若幹濾波器組的多相濾波器或是針對抽取進行優化的濾波器，可以基於某些特點（如圖6b所示）形成高效的濾波器。

 

圖6a和6b.常規抽取濾波器和采用多相方案的抽取濾波器

 

憑借FIR濾波專用SIMD架構和硬件加速器，以及針對數字信號處理而優化的指令集，SHARCADSP-21479特別適合實現這些類型的濾波器。每個SHARC處理單元都有一個32/40位乘法器累加器
，能夠在266MHz的CPU頻率下，每秒實現533次定點或浮點MAC計算。然而

，對於一些存在顯著延遲（房間均衡或音效）的應用，需要增加計算能力，使內核從諸如FIR
、IIR
、FFT濾波等密集和持續乘法運算中解脫出來，用專門的硬件加速器去執行這些運算。如此，用戶就能完全自主決定，將CPU用於計算需要執行複雜搜集的複雜算法。FIR濾波專用加速器有專門的本地存儲器，用於存儲數據和係數，並具有以下特征：

 

● 支持IEEE-754定點或浮點32位算術格式?

● 有四個並行運行的累乘單元?

● 支持單速率和多速率處理模式（抽取或插值）?

● 一次簡單迭代可以處理最多32個FIR濾波器，總共多達1024個係數

 

ADSP-21479的加速器的時鍾速率與係統時鍾或PCLK外設的速率相同
，為CPUCCLK時鍾頻率的一半
；即133MHz。基於此，其總計算能力為533MAC/秒。加速器不要求執行指令；其運算由特定寄存器的配置決定，並且完全依靠DMA傳輸在內部和/或外部存儲器之間移動數據。

 

顯然，該加速器能以最優方式執行多速率濾波器的實現方案（插值或抽取）。由於簡單的抽取濾波器僅為M個輸入信號提供一個輸出結果
，因此
，輸出速率比輸入速率低1/M倍。這種優化型FIR濾波器的實現方案沒有采用複雜的多相濾波器組，因為後者需要大量的存儲器指針
，實現起來非常複雜；相反，該方案隻是把M-1個樣本的輸出擱置起來，避免執行這些計算，並且隻計算能產生有用樣本的數據。這就消除了浪費，結果，運算次數以M-1的比率減少——在本例中為15——從而大大地節省了CPU周zhou期qi。然ran而er，在zai這zhe樣yang的de抽chou取qu速su率lv和he如ru此ci短duan的de計ji算suan窗chuang口kou下xia

，加jia速su器qi不bu如ru有you兩liang個ge計ji算suan單dan元yuan的de內nei核he有you效xiao，並bing且qie在zai信xin號hao從cong一yi個ge過guo濾lv器qi傳chuan到dao另ling一yi個ge過guo濾lv器qi的de過guo程cheng中zhong，其qiDMA通道因被重新編程會造成不利影響。如果在SISD模式下用一個計算單元實現
，則這類濾波器在CCLK周期數方麵的成本可表示為：

 

 

N為濾波器的係數的個數，M為抽取速率。

 

對於這種抽取濾波器一次迭代的實現成本，FIR濾波器條件下約為150個周期（源到彙編器21k）

，在0kHz至24kHz頻段，紋波規格為±0.00001dB，在62,500SPS采樣速率下，帶外衰減為-130dB。這款濾波器有97個係數（以32位FPIEEE-754格式量化），其響應如圖7所示
，該圖是用MATLAB?FilterDesigner製成的。對於接入的SIP或ADC的每個活動通道，響應以該采樣頻率在DMA中斷實例中重複出現。

 

 

圖7.抽取濾波器的濾波器響應

 

對於實時和DSP負載，濾波操作以62.5kSPS的頻率重複，代表9,375,053個CCLK周期，而8個ADC轉換通道的重複頻率則略多於8倍，因為每個濾波器的存儲器指針值都存儲在SHARC數據地址生成器中，可以實現快速保存和恢複。這相當於，在SISD模式下，一個SHARCDSP為每秒8000萬個執行周期（或80MIPS），在SIMD模式下，由於兩個處理單元並行運行
，則為該值的一半。在前述兩種模式下
，這8個抽取器FIR濾波器在執行時，分別以30%和15%的速率以及266MHz的時鍾頻率占用ADSP-21479。

 

 

雖然轉換器的功耗可以從其規格中輕鬆、準(zhun)確(que)地(di)推(tui)算(suan)出(chu)來(lai)
，但(dan)處(chu)理(li)器(qi)的(de)功(gong)耗(hao)則(ze)要(yao)困(kun)難(nan)得(de)多(duo)

，因(yin)為(wei)處(chu)理(li)器(qi)功(gong)耗(hao)的(de)計(ji)算(suan)公(gong)式(shi)涉(she)及(ji)多(duo)個(ge)參(can)數(shu)，並(bing)且(qie)實(shi)時(shi)條(tiao)件(jian)和(he)工(gong)作(zuo)模(mo)式(shi)會(hui)對(dui)其(qi)造(zao)成(cheng)極(ji)大(da)的(de)影(ying)響(xiang)。這(zhe)裏(li)雖(sui)然(ran)沒(mei)有(you)詳(xiang)細(xi)說(shuo)明(ming)，但(dan)讀(du)者(zhe)可(ke)以(yi)在(zai)相(xiang)關(guan)技(ji)術(shu)筆(bi)記(ji)中(zhong)，輕(qing)鬆(song)找(zhao)到(dao)與(yu)ADSP-214xx和ADSP-21479處理器各組件功耗估算相關的說明
，其中考慮了功能模塊的活動、靜態電流結溫
、電源電壓值
、使用的輸入輸出引腳數、各種外部頻率和容性負載。

 

依據圖5中的功能描述，針對DSP和ADC的若幹組合，給出了與DSP在這類抽取濾波應用中活動情況相對應的功耗。對於這些搭載四個或八個ADC的相關DSP變體
，需要根據功能容量、輸入/輸出的數量
、處理器的計算能力以及ADC的整體性能確定其功耗。

 

憑借超低的靜態電流，以ADSP-21479及其八個SAR ADCjiqunweihexingoujiandejiejuefanganbudanshigonghaozuididejiejuefangan
，tongshitigongfengfudelvbosuanfaxuanzeheqitashuzigongneng
，zaizhengtixingnengfangmianyeshichuleibacui。

 

這個多通道數據采集係統(DAQ)的例子同時證明，實施數字信號處理任務不一定要使用FPGA，浮點DSP更適合高精度SAR ADC，尤其是在高度關注功耗的情況下。

 

表1. 不同SAR ADC與DSP相比的情況對比

 

推薦閱讀：
采用ADN8831芯片的激光器溫控電路的設計