在SPI應用中，主控器件和受控器件間的距離相對較近，而信號也通常不會傳遞到印刷電路板 （PCB） 之外。SPI信號類似於單端、晶體管-晶體管邏輯 （TTL） 信號，根據應用的不同
，運行速率可高達100Mbps。一條SPI總線由四個信號組成：係統時鍾 （SCLK） ，主器件輸出從器件輸入 （MOSI）
，主器件輸入從器件輸出 （MISO） 和芯片選擇 （CS） 。主控器件提供SCLK，MOSI和CS信號，而受控器件提供MISO信號。圖1顯示了一條標準SPI總線的總線架構。

圖1：SPI 總線

 

如果用戶需要將SPI信號從你的微控製器或數字信號處理器 （DSP） 上發送到電路板以外的遠程電路板（包含一個模數轉換器 （ADC）
，一個數模轉換器 （DAC） 或是其它器件）上，該怎麼辦呢？

 

由於以下幾個原因，這種操作是具有一定挑戰性的。

 

首(shou)先(xian)由(you)未(wei)端(duan)接(jie)信(xin)號(hao)線(xian)路(lu)所(suo)導(dao)致(zhi)的(de)反(fan)射(she)會(hui)嚴(yan)重(zhong)影(ying)響(xiang)信(xin)號(hao)完(wan)整(zheng)性(xing)。而(er)傳(chuan)輸(shu)介(jie)質(zhi)的(de)特(te)性(xing)阻(zu)抗(kang)和(he)端(duan)接(jie)阻(zu)抗(kang)差(cha)異(yi)很(hen)大(da)

，會(hui)導(dao)致(zhi)總(zong)線(xian)上(shang)的(de)阻(zu)抗(kang)不(bu)匹(pi)配(pei)。其(qi)結(jie)果(guo)將(jiang)會(hui)是(shi)從(cong)總(zong)線(xian)一(yi)端(duan)放(fang)射(she)到(dao)另(ling)一(yi)端(duan)的(de)能(neng)量(liang)駐(zhu)波(bo)，從(cong)而(er)導(dao)致(zhi)通(tong)信(xin)誤(wu)差(cha)。電(dian)磁(ci)幹(gan)擾(rao) （EMI） 也是一個問題，其原因是SPI信號的高頻部分向外放射
，導致此信號與鄰近信號的混同的。

 

不過這裏有一個簡單的解決方法：使用差分信號。諸如SN65LVDT41和SN65LVDT14的差分收發器接收SPI信號，並將它們轉換為低壓差分信令 （LVDS） 。由於其抗噪性和帶寬，LVDS在SPI應用中可以運轉良好。一篇之前的《獲得連接》博客之前有一篇文章論述了LVDS的基本原理和優勢
；點擊這裏查看這篇文章。

 

SN65LVDT41和SN65LVDT14的架構可以使整條SPI總線轉化為支持LVDS：同一方向上用於MOSI
，SCLK和CS信號的4個收發器，相反方向上用於MISO信號的1個收發器。LVDS芯片組也具有內置端接帶來的額外優勢，應用簡單
，還可以減少電路板空間本就非常寶貴的應用中的組件數量。圖2顯示的是使用上述芯片組的一個已擴展SPI總線架構的組成結構。這個實現方式並不要求必須使用5類屏蔽雙絞線 （STP） 
，但是如果使用此類線纜的話
，會使這種架構的實現方式更加簡單。

圖2：已擴展SPI總線

圖3，4和5顯示了SN65LVDT41和SN65LVDT14發射器在數倍於五類線的長度上發射速度為100Mbps時的性能。SN65LVDT41和SN65LVDT14內的接收器支持200mV輸入耐受閥值，處於這些距離和速度下的發射器可以輕鬆符合這一耐受閥值。

圖4：15米五類線100Mbps TX波形

圖5：25米五類線100Mbps TX波形

 

您可以在德州儀器在線支持社區的“接口/時鍾”板塊查找接口設計常見問題；閱讀已使用過TI接口產品的工程師撰寫的帖子，或者創造出能夠滿足您特定應用需求的辦法或思路
；如果您還未實現連接
，您可以使用TI廣泛的接口產品組合進行連接
，此產品組合包括大範圍的接口標準和應用並將它們連接在一起。