而與此同時，在目前MDVR智能化的趨勢下（AI），需要更精確的攝像頭視頻數據用於AI分析。此時用TI的FPDLINK-III來實現數字視頻信號的傳輸，相較傳統的模擬視頻信號傳輸優勢明顯，但挑戰的是：在上述電火花幹擾測試方麵，FPDLINK更高頻的信號傳輸也更易受到幹擾，本文即主要針對該問題進行原理剖析，並整理相應優化方法以應對該挑戰。

 

1.  實驗模型及幹擾途徑

 

電火花幹擾實驗模型可參考下圖fig.1，同時實驗用電火花信號規格如table.1。

 

Fig.1 電火花幹擾實驗模型

 

Tabl.1 電火花信號規格

 

通過上圖我們可看出，電火花幹擾實驗基本等效於存在外界強幹擾源情況下的EMC抗擾測試(EMS)，此時受測終端設備被電火花所激發電磁場通過輻射的方式所幹擾
，而主要傳遞途徑包含FPDLINK傳輸線以及受測設備PCB走線等，後續我們也就分別從這兩個方麵來簡述其原理及優化方式。

 

2.  幹擾原理及優化方式

 

a.  PCB幹擾

 

實驗台中的電火花會激發強電磁場
，此時受測設備也隨之處於一個很強的輻射環境下，而其中的PCB會從兩個方麵被幹擾並產生噪聲電壓/電流，從而影響係統正常工作：

 

一是PCB不同網絡/層間有寄生電容（網絡鋪銅麵積越大寄生電容越大）

，此時會在該寄生電容上耦合產生電壓噪聲
，從而影響係統正常工作。

 

另一是PCB上shang構gou成cheng回hui路lu的de走zou線xian可ke等deng效xiao看kan成cheng感gan性xing線xian圈quan，在zai強qiang磁ci場chang的de影ying響xiang下xia會hui耦ou合he產chan生sheng噪zao聲sheng電dian流liu，通tong過guo板ban上shang阻zu抗kang最zui終zhong也ye可ke轉zhuan化hua為wei噪zao聲sheng電dian壓ya從cong而er影ying響xiang係xi統tong正zheng常chang工gong作zuo。

 

下圖模型可幫助進一步理解上述兩種幹擾形成的過程。

 

Fig.2 幹擾耦合方式

 

基於以上原理
，對於電火花幹擾
，在PCB上我們可做如下優化來提升其抗擾能力：

 

●     盡量用多層板（單層板往往會導致各電源/信號至地的走線回路更大，從而產生如上更大的感性耦合幹擾）

●     設置單獨的電源層和地層

●     多層板的板層間距盡量大些，從而減小寄生電容隨之減少如上的容性耦合幹擾

●     高速信號線需避免回路中有空隙/阻斷等

 

Fig.3 PCB layout 建議

 

同時原理圖設計時，在各芯片VDD或其他管腳上放置單獨的退耦電容也是一個消除該幹擾的常用方法。（信號管腳需留意退耦電容是否影響正常通信等）

 

Fig.4 退耦電容

 

最後，對於這種情況下PCB的(de)輻(fu)射(she)幹(gan)擾(rao)
，一(yi)個(ge)完(wan)全(quan)閉(bi)封(feng)的(de)導(dao)電(dian)金(jin)屬(shu)外(wai)殼(ke)或(huo)板(ban)上(shang)屏(ping)蔽(bi)罩(zhao)也(ye)有(you)很(hen)好(hao)的(de)優(you)化(hua)作(zuo)用(yong)，但(dan)這(zhe)種(zhong)方(fang)式(shi)對(dui)產(chan)品(pin)成(cheng)本(ben)影(ying)響(xiang)較(jiao)大(da)，建(jian)議(yi)根(gen)據(ju)實(shi)際(ji)產(chan)品(pin)情(qing)況(kuang)酌(zhuo)情(qing)考(kao)慮(lv)。

 

b.  傳輸線幹擾

 

傳(chuan)輸(shu)線(xian)幹(gan)擾(rao)的(de)模(mo)型(xing)比(bi)較(jiao)簡(jian)單(dan)，此(ci)時(shi)可(ke)將(jiang)傳(chuan)輸(shu)線(xian)看(kan)作(zuo)一(yi)根(gen)長(chang)的(de)天(tian)線(xian)，在(zai)電(dian)火(huo)花(hua)實(shi)驗(yan)產(chan)生(sheng)的(de)射(she)頻(pin)幹(gan)擾(rao)環(huan)境(jing)下(xia)會(hui)直(zhi)接(jie)產(chan)生(sheng)噪(zao)聲(sheng)從(cong)而(er)影(ying)響(xiang)正(zheng)常(chang)視(shi)頻(pin)信(xin)號(hao)質(zhi)量(liang)。

 

所以在傳輸線的幹擾優化上，一個良好的線纜屏蔽層就非常重要
，推薦如下類型的STP與屏蔽同軸線。

 

fig.5 STP線

 

fig.6 屏蔽同軸線

 

建議將屏蔽線接頭撥線部分延伸入金屬外殼內部而不要暴露在外麵，同時線纜屏蔽層接大地以為幹擾信號提供良好的耗散回路。

 

fig.7 傳輸線連接處理

 

除了線纜屏蔽，另外一個可以對傳輸線幹擾優化的方式是，在線纜的輸入端放一個共模電感，可參照TI-FPDLINK芯片的參考設計（如下為DS90UB954 參考設計）
，這樣對已經耦合進傳輸線的噪聲也能起來一定濾除作用。

 

fig.8 FPDLINK輸入共模濾波

 

 

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯係小編進行處理。

 

推薦閱讀：