模擬電源和數字電源

　　

當今的大部分高速模數轉換器至少都有兩個電源域：模擬電源（AVDD）和數字與輸出驅動器電源（DRVDD）。一些轉換器還有一個附加模擬電源，通常應作為本文所討論的額外AVDD電源來處理。轉換器的模擬電源和數字電源是分離的，以防數字開關噪聲（特別是輸出驅動器產生的噪聲）幹(gan)擾(rao)器(qi)件(jian)模(mo)擬(ni)端(duan)的(de)模(mo)擬(ni)采(cai)樣(yang)和(he)處(chu)理(li)。根(gen)據(ju)采(cai)樣(yang)信(xin)號(hao)的(de)不(bu)同(tong)，此(ci)數(shu)字(zi)輸(shu)出(chu)開(kai)關(guan)噪(zao)聲(sheng)可(ke)能(neng)包(bao)含(han)顯(xian)著(zhu)的(de)頻(pin)率(lv)成(cheng)分(fen)，如(ru)果(guo)此(ci)噪(zao)聲(sheng)返(fan)回(hui)器(qi)件(jian)的(de)模(mo)擬(ni)或(huo)時(shi)鍾(zhong)輸(shu)入(ru)端(duan)
，或(huo)者(zhe)通(tong)過(guo)電(dian)源(yuan)返(fan)回(hui)芯(xin)片(pian)的(de)模(mo)擬(ni)端(duan)，則(ze)噪(zao)聲(sheng)和(he)雜(za)散(san)性(xing)能(neng)會(hui)很(hen)容(rong)易(yi)受(shou)其(qi)影(ying)響(xiang)而(er)降(jiang)低(di)。

　　  

對於大多數高速模數轉換器
，建議將兩個獨立的電源分別用於AVDD和DRVDD。這兩個電源之間應有充分的隔離
，防止DRVDD電源的任何數字開關噪聲到達轉換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調節器
，然而

，如果在這兩個電源之間實現了充分的濾波，則采用一個調節器通常也能獲得足夠好的性能。

　　  

ADC電源靈敏度——PSRR

　　  

確定高速ADCduidianyuanzaoshengdelingmindudeyigefangfa，shijiangyigeyizhipinlvshijiayuzhuanhuanqidedianyuangui，bingceliangzhuanhuanqishuchupinpuzhongchuxiandexinhaoyin，congerkaochaqidianyuanyizhixingneng。shuruxinhaoyushuchupinpuzhongchuxiandexinhaodexiangduigonglvjiweizhuanhuanqizaigeidingpinlvxiadedianyuanyizhibi（PSRR）。下圖顯示了典型高速ADC的PSRRyupinlvdeguanxi。cituzhongshujudeceliangtiaojianshijiangqijiananzhuangyupeiyoupangludianrongdepinggubanshang，zhezhongfangfanenggouxianshidianxingyingyongzhongqijianruhexiangyingdianyuanzaosheng。zhuyizaizhezhongqingkuangxia

，zhuanhuanqidePSRR在低頻時相對高得多
，當頻率高於約10MHz時會顯著下降。

　　  

利用此PSRR信息
，設計人員可以確定為了防止噪聲損害轉換器的性能，電源所容許的紋波水平。例如，如果一個電源在500kHz時具有5mVp-p的紋波，則從下麵的PSRR圖可知，轉換器在此頻率提供大約58dB的抑製。轉換器的滿量程為2Vp-p
，因此原始5mV信號比輸入滿量程低52dB。此信號將進一步衰減58dB

，從而比轉換器的滿量程功率低110dB。這樣，設計人員就能使用轉換器的PSRR數shu據ju來lai確que定ding在zai給gei定ding頻pin率lv下xia轉zhuan換huan器qi電dian源yuan的de容rong許xu紋wen波bo。如ru果guo轉zhuan換huan器qi的de電dian源yuan在zai已yi知zhi頻pin率lv具ju有you紋wen波bo，例li如ru來lai自zi上shang遊you開kai關guan轉zhuan換huan器qi，則ze可ke以yi利li用yong該gai方fang法fa確que定ding將jiang此ci噪zao聲sheng衰shuai減jian至zhi容rong許xu水shui平ping所suo需xu的de額e外wai濾lv波bo。

　　  

上(shang)述(shu)分(fen)析(xi)假(jia)設(she)給(gei)定(ding)電(dian)源(yuan)上(shang)僅(jin)出(chu)現(xian)一(yi)個(ge)頻(pin)率(lv)。事(shi)實(shi)上(shang)，根(gen)據(ju)電(dian)源(yuan)獲(huo)得(de)方(fang)式(shi)的(de)不(bu)同(tong)以(yi)及(ji)該(gai)電(dian)源(yuan)供(gong)電(dian)對(dui)象(xiang)的(de)不(bu)同(tong)
，電(dian)源(yuan)上(shang)的(de)噪(zao)聲(sheng)可(ke)能(neng)具(ju)有(you)額(e)外(wai)頻(pin)率(lv)成(cheng)分(fen)。如(ru)果(guo)是(shi)這(zhe)種(zhong)情(qing)況(kuang)
，設(she)計(ji)人(ren)員(yuan)必(bi)須(xu)確(que)保(bao)為(wei)電(dian)源(yuan)提(ti)供(gong)充(chong)分(fen)的(de)濾(lv)波(bo)來(lai)衰(shuai)減(jian)此(ci)噪(zao)聲(sheng)。請(qing)注(zhu)意(yi)，由(you)於(yu)ADC輸入的寬帶特性，在其它奈奎斯特頻率區中
，處在ADC輸入的目標頻帶之外的噪聲可能會進入目標頻帶。

　　  

關於線性調節器的討論

　　  

傳統上使用線性調節器來為轉換器的AVDD和DRVDD軌提供幹淨的電源。低壓差線性調節器能夠出色地抑製約1MHz以下的低頻噪聲。典型LDO的控製環路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調節器。對於此頻率以上的噪聲，必須在LDO之後通過額外濾波對其進行衰減，防止此噪聲到達ADC。通常，結合使用鐵氧體磁珠



、大(da)去(qu)耦(ou)電(dian)容(rong)和(he)局(ju)部(bu)電(dian)源(yuan)去(qu)耦(ou)
，即(ji)足(zu)以(yi)衰(shuai)減(jian)任(ren)何(he)通(tong)過(guo)線(xian)性(xing)調(tiao)節(jie)器(qi)的(de)高(gao)頻(pin)噪(zao)聲(sheng)。設(she)計(ji)電(dian)源(yuan)濾(lv)波(bo)器(qi)時(shi)必(bi)須(xu)注(zhu)意(yi)，如(ru)果(guo)使(shi)用(yong)串(chuan)聯(lian)感(gan)性(xing)元(yuan)件(jian)
，應(ying)確(que)保(bao)上(shang)電(dian)和(he)掉(diao)電(dian)時(shi)的(de)感(gan)應(ying)電(dian)勢(shi)不(bu)會(hui)達(da)到(dao)足(zu)以(yi)損(sun)壞(huai)轉(zhuan)換(huan)器(qi)的(de)水(shui)平(ping)。

　　      

圖1：典型ADC電源抑製比與頻率的關係

　　

此外，鑒於LDO的上遊常常還會有一個開關轉換器
，設計人員必須確保LDO和濾波器電路能夠充分抑製此開關轉換器的頻率。現代開關轉換器的開關頻率越來越高
，可能高於典型LDO的環路帶寬。來自這些高頻開關轉換器的噪聲很容易通過LDO，必須利用下遊濾波器對其進行衰減。

　 

雖然線性調節器能夠很好地為ADC提供幹淨的電源，但效率不高是其主要缺點。根據提供給線性調節器輸入端的電壓的不同
，LDO的效率可能非常低。提供一個略高於LDO壓差的電壓雖然可以提高效率
，但這經常需要增加額外的電源級，導致電源設計的成本和複雜度隨之增加。

　　

關於開關調節器的討論

　　

傳統上，開關調節器不宜用於直接為ADC供電。然而
，開關調節器技術已今非昔比，當與後置濾波、精心的設計和布局布線做法相結合，開關調節器可以用作許多高速模數轉換器的高效率電源解決方案。如圖2所示
，開關調節器的效率可達95%
，相比於LDO，係統功耗顯著降低。對於一個功耗為780mW的1.8V單電源ADC
，如果使用開關調節器電源，整體係統功耗可降低640mW或更多。此外，開關電源設計消除了線性級這一熱源，PCB的總體熱量得以降低，因而對風扇和散熱器等額外冷卻措施的需求會減少。

 

圖2：LDO為ADC供電，包括濾波

　　

不過，開關調節器確實會產生噪聲

，必須通過精心的設計和布局布線予以控製。開關電源主要有兩類噪聲：kaiguanwenbohegaopinzaosheng。duiyuhengpinkaiguantiaojieqi，kaiguanwenbohuizaikaiguanpinlvjiqibeishupinlvchanshengnengliang。gaopinzaoshengyouzhuanhuanqizhongdedianyahedianliukuaisutiaobianerchansheng。1-5ns的典型上升時間可以在70-350MHz區間內產生能量。對這兩個噪聲源均必須進行充分濾波，以免其幹擾轉換器的工作，降低轉換器的性能。這可能需要使用多級LC濾lv波bo器qi，以yi降jiang低di紋wen波bo並bing衰shuai減jian噪zao聲sheng。為wei保bao持chi直zhi流liu調tiao節jie能neng力li，開kai關guan電dian源yuan控kong製zhi環huan路lu可ke以yi在zai輸shu出chu濾lv波bo器qi的de兩liang級ji附fu近jin閉bi合he。為wei保bao持chi穩wen定ding性xing，環huan路lu穿chuan越yue頻pin率lv必bi須xu較jiao低di。ADCgeidianyuandailaidefuzaitexingjibenshangshiyigeyushizhongpinlvchengzhengbidezhiliufuzai。youyugaifuzaishihengdingde
，kaiguantiaojieqideshuntaixiangyingxiangduibuzhongyao，yincidihuanluchuanyuepinlvzaizhezhongqingkuangxiashikeyijieshoude。duitiaojieqijinxingwaibubuchangkeyigengqingsongshixianzheyimubiao。

　　

對輸出電源電壓上的噪聲進行充分濾波至關重要，但設計人員也必須盡量減小從電源所含磁性元件（電感）到與ADC時鍾或信號路徑相關的巴倫或變壓器之間的磁場或電場耦合。將電源電感放在PCB上的另一端並遠離關鍵的ADC時鍾和輸入相關電路，有助於減小這種耦合。

　　

電源去耦

　　

盡管高速ADC給電源帶來的總負載是穩定的，但需要電流以ADC采樣速率和此頻率的諧波快速跳變。由於和走線的電感會限製電源能夠迅速提供的電流量
，因此ADC所需的高頻電流是由板電源去耦電容提供的。為高速ADC供電時，應同時采用大的電源去耦電容和局部（ADC引腳處）去耦電容。大去耦電容存儲電荷以對電源層和局部去耦電容充電，局部去耦電容則提供ADC所需的高頻電流。有效的去耦還能將高頻電源瞬變限製在距離產生瞬變的IC非常近的區域

，從而使電路板上產生的電磁輻射（）降至  。

　　

一般而言

，應為每個ADC電源軌至少提供一個大去耦電容。這些電容應當是10uF至22uF範圍內的低ESR陶瓷或鉭電容。對於局部去耦，一般建議為每個電源引腳提供一個去耦電容。局部去耦電容應當是0.01uF至0.1uF範圍內的低ESR陶瓷電容，並且應盡可能靠近ADC電源引腳放置。這些電容應具有通向電源層的過孔

，並且過孔應非常靠近ADC電源引腳。如果ADC是從PCB上緊密耦合的電源層獲得電源，則局部去耦也可以通過層與層之間的電容效應實現。如果這些層相對較大，並且間隔小於5密爾（mil）
，則層間電容可提供非常有效的去耦作用。層間電容與局部旁路電容共同提供ADC所需的高頻電流。

　　

接地

　　

ADC接地是電源方案的重要一環。當前許多ADC都采用LFCSP封裝，封裝底部有一個接地金屬塊。此金屬塊用於為器件散熱；在許多情況下

，此接地金屬塊是器件  的接地連接。必須將此接地金屬塊焊接到上的接地焊盤，此焊盤有多個過孔通向接地層。

　　

ADC地上的噪聲也會影響其性能。當數字回路電流流經ADC所在區域時，通常會產生接地噪聲。設計人員應當采取措施，確保高噪聲地電流不會流經ADC附近。一般建議使用連續層
，但為了隔離高噪聲地電流，可能需要使用非連續層。

　　

結論

　　

ADC的電源實現方案可能會對器件的性能產生重大影響。按照本文提出的指導原則進行設計，可以實現有效的ADC電源。尋找特定ADC的電源參考資料時，首先應查看該ADC的評估板。ADI公司的所有ADC都有附帶電源的評估板。研究評估板電源的結構以及它所采用的去耦和布局，是開展ADC電源設計的起點。

 

 

推薦閱讀：