看了很多關於旁路電容和去藕電容的文章，有代表性的如下：

 

1. 退耦電容的選擇和應用

2. 十說電容

3. 關於旁路電容和耦合電容

4. 關於旁路電容的深度對話

 

對dui於yu以yi上shang的de文wen章zhang
，我wo是shi很hen佩pei服fu的de
，我wo按an照zhao它ta們men的de思si路lu把ba問wen題ti推tui演yan和he考kao證zheng了le一yi下xia，參can考kao了le一yi些xie數shu據ju
，自zi己ji推tui導dao一yi下xia電dian容rong模mo型xing的de阻zu抗kang曲qu線xian，試shi圖tu做zuo的de就jiu是shi讓rang問wen題ti更geng明ming顯xian一yi些xie。打da算suan把ba這zhe個ge問wen題ti分fen成cheng兩liang個ge部bu分fen，第di一yi個ge就jiu是shi原yuan理li上shang去qu驗yan證zheng，第di二er個ge就jiu是shi從cong實shi際ji的de例li子zi去qu推tui演yan。

 

先看看此類電容的應用場合：

 

 

根據以上電路來說
，由一個電源驅動多個負載，如果沒有加任何電容，每個負載的電流波動會直接影響某段導線上的電壓。

 

瞬間衝擊電流的產生原因

 

1.容性負載

 

來分析一下數字電路的電流波動，數字電路的負載並不是純阻性的，如果負載電容比較大
，數字電路驅動部分要把負載電容充電、fangdian，cainengwanchengxinhaodetiaobian，zaixinhaoshangshengyanbijiaodouqiaodeshihou，dianliubijiaoda，duiyushuzixinpianlaishuo，xinpaiqudongbufendianliuhuicongdianyuanxianshangxishouhendadedianliu，youyuxianlucunzaizhedediangan
，dianzu（特別是芯片管腳上的電感
，會產生反彈），這種電流相對於正常情況來說實際上就是一種噪聲，會影響前級的正常工作，下圖反應了工作情況

 

 

2.輸出級控製正負邏輯輸出的管子短時間同時導通，產生瞬態尖峰電流

 

 

PMOS和NMOS同時導通的時候出現的電流尖峰。

 

電壓塌陷噪聲

 

我們考慮數字電路內部結構一般由兩個Mosguanzucheng，weilebianyufenxi，womenjiashechushishikechuanshuxianshanggediandedianyahedianliujunweiling。xianzaiwomenfenxishuziqijianmoushikeshuchucongdidianpingzhuanbianweigaodianping

，zheshihouqijianjiuxuyaocongdianyuanguanjiaoxishoudianliu（上麵一個分析的是容性負載，現在考慮的是阻性負載）。

 

 

從低到高（L=>H）

 

在時間點T1，高邊的PMOS管導通，電流從PCB板上流入芯片的VCC管腳，流經封裝電感L.vcc，通過PMOS管和負載電阻最後通過返回路徑。電流在傳輸線網絡上持續一個完整的返回時間，在時間點T2結束。之後整個傳輸線處於電荷充滿狀態
，不需要額外流入電流來維持。

   

當電流瞬間湧過L.vcc時
，將在芯片內部電源和PCB板上產生一個電壓被拉低的擾動。該擾動在電源中被稱之為同步開關噪聲（SSN）或Delta I噪聲。

 

從高到低（L=>H）    

   

在時間點T3，我們首先關閉PMOS管（不會導致脈衝噪聲，PMOS管一直處於導通狀態且沒有電流流過的）。同時我們打開NMOS管
，這時傳輸線、地平麵、L.gnd以及NMOS管形成一回路，有瞬間電流流過開關NMOS管，這樣芯片內部至PCB地節點前處產生參考電平被抬高的擾動。該擾動在電源係統中被

 

稱之為地彈噪聲（Ground Bounce）。

   

實際電源係統中存在芯片引腳、PCB走線

、電源層
、底層等任何互連線都存在一定電感值
，就整個電源分布係統來說來說
，這就是所謂的電源電壓塌陷噪聲。

 

去藕電容和旁路電容    

  

去藕電容就是起到一個小電池的作用
，滿足電路中電流的變化，避免相互間的耦合幹擾。關於這個的理解可以參考電源掉電，Bulk電容的計算
，這是與之類似的。 

  

旁路電容實際也是去藕合的
，隻是旁路電容一般是指高頻噪聲旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。

  

所(suo)以(yi)一(yi)般(ban)的(de)旁(pang)路(lu)電(dian)容(rong)要(yao)比(bi)去(qu)藕(ou)電(dian)容(rong)小(xiao)很(hen)多(duo)，根(gen)據(ju)不(bu)同(tong)的(de)負(fu)載(zai)設(she)計(ji)情(qing)況(kuang)，去(qu)藕(ou)電(dian)容(rong)可(ke)能(neng)區(qu)別(bie)很(hen)大(da)

，當(dang)旁(pang)路(lu)電(dian)容(rong)一(yi)般(ban)變(bian)化(hua)不(bu)大(da)。關(guan)於(yu)有(you)一(yi)種(zhong)說(shuo)法(fa)“旁路是把輸入信號中的幹擾作為濾除對象
，而去耦是把輸出信號的幹擾作為濾除對象
，防止幹擾信號返回電源”，wogerenbutaitongyi
，yinweigaopinxinhaoganraokeyicongshuruouheyekeyicongshuchuouhe，quoudediaodiankeyishifuzaijizengdeshuchuxinhaoyekeyishishuruxinhaoyuandetubian，yinciwogerenjiaodezenmequfenyoudianjiujie。

 

電容模型分析

   

如(ru)果(guo)電(dian)容(rong)是(shi)理(li)想(xiang)的(de)電(dian)容(rong)
，選(xuan)用(yong)越(yue)大(da)的(de)電(dian)容(rong)當(dang)然(ran)越(yue)好(hao)了(le)，因(yin)為(wei)越(yue)大(da)電(dian)容(rong)越(yue)大(da)，瞬(shun)時(shi)提(ti)供(gong)電(dian)量(liang)的(de)能(neng)力(li)越(yue)強(qiang)，由(you)此(ci)引(yin)起(qi)的(de)電(dian)源(yuan)軌(gui)道(dao)塌(ta)陷(xian)的(de)值(zhi)越(yue)低(di)，電(dian)壓(ya)值(zhi)越(yue)穩(wen)定(ding)。但(dan)是(shi)
，實(shi)際(ji)的(de)電(dian)容(rong)並(bing)不(bu)是(shi)理(li)想(xiang)器(qi)件(jian)，因(yin)為(wei)材(cai)料(liao)
、封裝等方麵的影響，具備有電感、電阻等附加特性；尤其是在高頻環境中更表現的更像電感的電氣特性。

 

我們這裏使用的電容一般是指多層陶瓷電容器（MLCC），其qi最zui大da的de特te點dian還hai是shi由you於yu使shi用yong多duo層ceng介jie質zhi疊die加jia的de結jie構gou，高gao頻pin時shi電dian感gan非fei常chang低di
，具ju有you非fei常chang低di的de等deng效xiao串chuan聯lian電dian阻zu，因yin此ci可ke以yi使shi用yong在zai高gao頻pin和he甚shen高gao頻pin電dian路lu濾lv波bo無wu對dui手shou。

 

關於其特性分析和分類可以參考以前的文章：

 

Surface Mounted Capacitor(表貼電容) Ps:大部分是英文的，我有空把它翻譯整理過來。

 

電容模型為

 

 

等效串聯電阻ESR：由電容器的引腳電阻與電容器兩個極板的等效電阻相串聯構成的。當有大的交流電流通過電容器，ESR使電容器消耗能量(從而產生損耗)
，由此電容中常用用損耗因子表示該參數。

 

等效串聯電感ESL：由電容器的引腳電感與電容器兩個極板的等效電感串聯構成的。

 

等效並聯電阻EPR：電容器泄漏電阻，在交流耦合應用、存儲應用(例如模擬積分器和采樣保持器)以及當電容器用於高阻抗電路時，Rp是一項重要參數，理想

 

電容器中的電荷應該隻隨外部電流變化。然而實際電容器中的EPR使電荷以RC時間常數決定的速度緩慢泄放。

 

 

通過上述參數
，我們可以知道得到電容阻抗曲線

 

我找了Murata的電容做了對比

 

1000pF 0402

 

100nF 0603

 

 

實(shi)際(ji)電(dian)容(rong)的(de)阻(zu)抗(kang)是(shi)如(ru)圖(tu)所(suo)示(shi)的(de)網(wang)絡(luo)的(de)阻(zu)抗(kang)特(te)性(xing)
，在(zai)頻(pin)率(lv)較(jiao)低(di)的(de)時(shi)候(hou)，呈(cheng)現(xian)電(dian)容(rong)特(te)性(xing)，即(ji)阻(zu)抗(kang)隨(sui)頻(pin)率(lv)的(de)增(zeng)加(jia)而(er)降(jiang)低(di)
，在(zai)某(mou)一(yi)點(dian)發(fa)生(sheng)諧(xie)振(zhen)
，在(zai)這(zhe)點(dian)電(dian)容(rong)的(de)阻(zu)抗(kang)等(deng)於(yu)等(deng)效(xiao)串(chuan)聯(lian)電(dian)阻(zu)ESR。在諧振點以上，由於ESL的(de)作(zuo)用(yong)，電(dian)容(rong)阻(zu)抗(kang)隨(sui)著(zhe)頻(pin)率(lv)的(de)升(sheng)高(gao)而(er)增(zeng)加(jia)
，這(zhe)是(shi)電(dian)容(rong)呈(cheng)現(xian)電(dian)感(gan)的(de)阻(zu)抗(kang)特(te)性(xing)。在(zai)諧(xie)振(zhen)點(dian)以(yi)上(shang)，由(you)於(yu)電(dian)容(rong)的(de)阻(zu)抗(kang)增(zeng)加(jia)
，因(yin)此(ci)對(dui)高(gao)頻(pin)噪(zao)聲(sheng)的(de)旁(pang)路(lu)作(zuo)用(yong)減(jian)弱(ruo)，甚(shen)至(zhi)消(xiao)失(shi)。電(dian)容(rong)的(de)諧(xie)振(zhen)頻(pin)率(lv)由(you)ESL和C共同決定，電容值或電感值越大，則諧振頻率越低，也就是電容的高頻濾波效果越差。

 

ESL首先和電容的封裝直接相關的，封裝越大
，ESL也越大。因此我們並聯三個電容以上對於濾除噪聲來說並不是很明顯的。這裏有個問題
，我們甚至希望可以得到0402的0.1uF的電容，但是這個是比較難得
，因為封裝越小
，操作電壓和容值都是有限製的，所以理智的做法就是用兩個電容。

 

通過曲線我們發現，如果我們隻是考慮1MHz以內的噪聲的時候，在大多數情況下，旁路電容的規則可以簡化為隻用0.1 μF電容旁路每一個芯片。不過我們要選擇0603的MLCCdedianrong
，erqieyaozhuyidianlubuju。ruguowomenyanzhedianlubanshangdedianliuluxian
，keyifaxiandianlubantongxianshangcunzaidiangan。zairenhedianliulujingshangdedianganyugailujingdebihuanmianjichengzhengbi。yinci，dangniweiraoyigequyuduiyuanqijianjinxingbujushi，nixuyaobayuanqijianjincoudibuju（為了使電感為最低）。

 

 

推薦閱讀：