本文旨在討論精密數據采集信號鏈設計中遇到的常見難點

，探討如何運用新一代16位/18位、2 MSPS
、精密逐次逼近寄存器(SAR) ADC解決這些難點。AD4000/AD4003（16位/18位）ADC基於ADI的(de)高(gao)級(ji)技(ji)術(shu)設(she)計(ji)而(er)成(cheng)，集(ji)成(cheng)了(le)多(duo)種(zhong)簡(jian)單(dan)易(yi)用(yong)的(de)特(te)性(xing)
，具(ju)有(you)多(duo)種(zhong)係(xi)統(tong)級(ji)優(you)勢(shi)，有(you)助(zhu)於(yu)降(jiang)低(di)信(xin)號(hao)鏈(lian)功(gong)耗(hao)，降(jiang)低(di)信(xin)號(hao)鏈(lian)複(fu)雜(za)性(xing)，提(ti)高(gao)通(tong)道(dao)密(mi)度(du)，同(tong)時(shi)還(hai)能(neng)提(ti)高(gao)性(xing)能(neng)水(shui)平(ping)。本(ben)文(wen)將(jiang)重(zhong)點(dian)討(tao)論(lun)數(shu)據(ju)采(cai)集(ji)子(zi)係(xi)統(tong)性(xing)能(neng)和(he)設(she)計(ji)挑(tiao)戰(zhan)，說(shuo)明(ming)該(gai)ADC係列如何在多個終端市場形成應用級影響。

 

常見的信號鏈設計難點

 

圖1顯示了在構建精密數據采集係統時使用的典型信號鏈。要求精密數據采集係統的應用（如自動化測試設備、機械自動化、工業和醫療儀器儀表）chengxianchutongchangbeirenweizaijishushangxiangchongtudegongtongqushi。liru
，xitongshejishibeipozaixingnengshangtuoxie，yiweichijinzhangdexitonggonglvyusuan，huozhezaidianlubanshangbaoliujiaoxiaodemianjiyishixiangaotongdaomidu。zhexiejingmishujucaijixinhaoliandexitongshejishizaiduogefangmianmianlinzhegongtongdetiaozhan：驅動SAR ADC輸入
；保護ADC輸入以使其免受過壓事件影響；用單電源降低係統功耗；用低功耗微控製器和/或數字隔離器實現更高的係統吞吐量等。

 

圖1. 典型的精密數據采集信號鏈

 

受開關電容輸入結構影響，高分辨率精密SAR ADC的驅動一直是個棘手的問題。係統設計師需要密切關注ADC驅動器數據手冊
，了解噪聲、失真、輸入/輸出電壓上裕量/下裕量、帶寬和建立時間等技術規格。一般地，采用的高速ADC驅動器需要具備寬帶寬

、低噪聲和高功率等特征，以便在可用采集時間內建立SAR ADC輸入的開關 電容反衝。這項要求會大幅減少用於驅動ADC的可用放大器選擇
， 不得不在性能/功率/麵積方麵進行大幅妥協。另外
，選擇一款合適的RC濾波器置於驅動器與ADC輸入之間
，這項要求又對放大器選擇和性能構成了進一步的限製。ADC驅動器輸出與SAR ADC輸入之間需 要用RC濾波器來限製寬帶噪聲，減少電荷反衝的影響。一般情況 下

，係統設計師需要花費大量時間去評估信號鏈，確保所選ADC驅 動器和RC濾波器能切實驅動ADC

，以實現所需性能。

 

在功耗敏感型應用（如電池供電儀器儀表）中(zhong)
，通(tong)常(chang)需(xu)要(yao)用(yong)低(di)壓(ya)單(dan)電(dian)源(yuan)來(lai)運(yun)行(xing)係(xi)統(tong)。這(zhe)雖(sui)然(ran)最(zui)大(da)限(xian)度(du)地(di)降(jiang)低(di)了(le)電(dian)路(lu)的(de)功(gong)耗(hao)，但(dan)卻(que)給(gei)放(fang)大(da)器(qi)前(qian)端(duan)帶(dai)來(lai)了(le)上(shang)裕(yu)量(liang)和(he)下(xia)裕(yu)量(liang)問(wen)題(ti)。這(zhe)意(yi)味(wei)著(zhe)，可(ke)能(neng)無(wu)法(fa)使(shi)用(yong)ADC輸入的全部範圍
，因為驅動放大器無法一直驅動到地，也無法一直驅動到ADC輸(shu)入(ru)範(fan)圍(wei)的(de)上(shang)限(xian)，結(jie)果(guo)會(hui)降(jiang)低(di)整(zheng)個(ge)係(xi)統(tong)的(de)性(xing)能(neng)。這(zhe)種(zhong)情(qing)況(kuang)可(ke)以(yi)通(tong)過(guo)提(ti)高(gao)電(dian)源(yuan)電(dian)壓(ya)來(lai)彌(mi)補(bu)，但(dan)其(qi)代(dai)價(jia)是(shi)會(hui)增(zeng)加(jia)功(gong)耗(hao)，或(huo)者(zhe)造(zao)成(cheng)係(xi)統(tong)的(de)動(dong)態(tai)範(fan)圍(wei)性(xing)能(neng)下(xia)降(jiang)。

 

多數ADC模擬輸入（IN+和IN−）除ESD保護二極管以外沒有過壓保 護電路。在放大器電軌大於VREF且小於地的應用中，輸出有可能 超過器件的輸入電壓範圍。在過壓事件中，兩個連接REF的模擬 輸入（IN+或IN−）引腳之間的ESD保護二極管正向偏置連接REF的輸入引腳並使其短路
，有可能使基準電壓源過載，導致器件損毀
，或者幹擾在多個ADC之間共用的基準電壓源。結果就需要為ADC輸入添加肖特基二極管一類的保護電路，避免過壓條件損害ADC。不幸的是，肖特基二極管可能會因漏電流而增加失真及其他誤差。

 

精密應用在連接ADC的處理器方麵有著不同的需求。出於安全考慮
，有些應用需要使用電氣隔離機製
，並在ADC與處理器之間使用數字隔離器來實現這個目的。這種處理器選擇和隔離需求對用於連接ADC的數字接口的效率形成了限製。一般地，低端處理器/ FPGA或低功耗微控製器都擁有較低的串行時鍾速率。這可能導致ADC的吞吐量低於預期，因為在輸出轉換結果之前存在較長的ADC轉換延時。數字隔離器也可能限製在隔離柵上可以實現的最大串行時鍾速率，因為隔離器中的傳播延遲會限製ADC吞吐量。在這些情況下，最好使用既可實現更高吞吐速率，又無需大幅增加串行時鍾速率的ADC。

 

AD4000/AD4003精密SAR ADC係列可以解決常見設計挑戰

 

AD4000/AD4003係列是基於SAR架構的快速、低功耗、單電源、16 位/18位精密ADC。

 

AD4000/AD4003精密ADC係列將高性能與簡單易用的特性獨特地結合在一起，可以降低係統複雜性
，簡化信號鏈BOM
，並大幅縮短上市時間（見圖2）。借助該係列，設計師可以解決精密數據采 集係統的係統級技術挑戰，並且無需做出重大折衷。例如

，留給 用戶更長的采集時間、高輸入阻抗(Z)模式和跨度壓縮模式等特性在AD4000/AD4003 ADC係列中的結合可以減少與ADC驅動器級設計相關的挑戰
，增加ADC驅動器選擇的靈活性。這樣就可以降低係統總功耗，提高密度，縮短客戶設計周期。通過SPI接口寫入配置寄 存器
，可以使能/禁用多數簡單易用的特性。注意，AD4000/AD4003 ADC係列與10引腳AD798x/AD769x ADC係列引腳兼容。

 

圖2. AD4000/AD4003 ADC的主要優勢

 

AD4000/AD4003 ADC簡單易用的特性

 

長采集階段

 

AD4000/AD4003 ADC擁有更短的轉換時間290 ns，ADC會在當前轉換 過程結束前100 ns返回采集階段。SAR ADC周期時間由轉換階段和采 集階段構成。在轉換階段
，ADC電容DAC與ADC輸入斷開
，以執行 SAR轉換。輸入在采集階段重新連接，ADC驅動器必須在下一個轉 換階段開始之前將輸入建立至正確的電壓。較長的采集階段可以 降低對驅動放大器的建立要求，並且允許較低的RC濾波器截止頻 率，這意味著可以使用噪聲較高且/或功率/帶寬較低的放大器。可以在RC濾波器中使用較大的R值和較小的對應C值，減少放大器 穩定性問題，同時也不會大幅影響失真性能。較大的R值有助於在 過壓條件下保護ADC輸入
；同時還能降低放大器中的動態功耗。

 

高輸入阻抗模式

 

為了達到高分辨率精密SAR ADC數據手冊中列示的最佳性能
，係統設計師通常不得不使用專用的高功率
、高速放大器來驅動其精密 應用中的傳統型開關電容SAR ADC輸入。這是在精密數據采集信號鏈設計中經常遇到的難點之一。高Z模式的優勢在於，能在慢 速(<10 kHz)或直流類信號條件下支持低輸入電流，並且可在高達 100 kHz的輸入頻率範圍內實現更高的失真(THD)性能。

 

AD4000/AD4003 ADC集成了一個高Z模式
，在采集開始時，可以在電容DAC切換回輸入時減少非線性電荷反衝。在使能高Z模式時，電容DAC在轉換結束時充電，以保持上次采樣的電壓。這一過程可以減少轉換過程的任何非線性電荷效應，該效應會影響到下次采樣前在ADC輸入端采集的電壓。

 

圖3所示為AD4000/AD4003 ADC在高Z模式使能/禁用時的輸入電流。 低輸入電流使ADC比市場上現有的傳統SAR ADC更易驅動，即便是在高Z模式禁用的情況下。如果將圖3中高Z模式禁用時的輸入電流與上一代AD7982 ADC的輸入電流進行比較，則會發現，AD4003 已經將1 MSPS條件下的輸入電流降低了4倍。高Z模式使能時，輸入電流進一步降至次微安級。在輸入頻率超過100 kHz時
，或者在多路複用輸入時
，應禁用高Z模式。

 

借助AD4000/AD4003 ADC降低的輸入電流，就能以比傳統SAR高得多的源阻抗來驅動。這意味著，RC濾波器中的電阻值可以比傳統SAR設計大10倍。

 

圖3. 在高Z使能/禁用條件下的AD4003 ADC輸入電流與輸入差分電壓

 

如圖4所示
，AD4000/AD4003 ADC允許用帶較低截止頻率的RC濾波器的多種低功率/帶寬精密放大器來驅動ADC，消除了使用專用高 速ADC驅動器的必要性，並且可以降低精密低帶寬應用（信號帶 寬<10 kHz）的係統功耗、尺寸和成本。最終，AD4000/AD4003允許 基於目標信號帶寬
，而非基於開關電容SAR ADC輸入的建立要求來選擇ADC之前的放大器和RC濾波器。

 

圖4. 傳統精密信號鏈

 

圖5和圖6所示為AD4003 ADC的SNR和THD性能
，其中
，在使能/禁用高Z及各種不同RC濾波器值的情況下，以2 MSPS的全速吞吐量驅 動AD4003 ADC時，使用的是ADA4077 (IQUIESCENT = 400 µA/放大器), ADA4084 (IQUIESCENT = 600 µA/放大器), and ADA4610 (IQUIESCENT = 1.5 mA/放大器) 精密放大器。在2.27 MHz RC帶寬和1 kHz輸入信號條件下使能高Z時，這些放大器可實現96 dB至99 dB的典型SNR以及優於–110 dB 的典型THD。在使能高Z模式時，甚至在R值大於200 Ω時，THD約改善了10 dB。即使在超低RC濾波器截止頻率條件下，最高SNR也接 近99 dB。

 

在使能高Z時，ADC消耗約2 mW/MSPS的額外功耗
，但這仍然顯著低於使用ADA4807-1 一類的專用ADC驅動器時的功耗

，從而可以節 省PCB電路板麵積和物料成本。對於多數係統，前端通常會限製 信號鏈可以實現的整體交流/直流性能。從圖5和圖6所選的精密 放大器數據手冊中可以看出
，精密放大器自身的噪聲和失真性能在某個輸入頻率下主導著SNR和THD規格。然而，帶高Z模式的 AD4003 ADC可以極大地增加驅動器放大器的選擇

，包括信號調理 級中使用的精密放大器，同時還可提高RC濾波器選擇的靈活性。例如
，當AD4003 ADC的高Z使能並配合 ADA4084-2 驅動器放大器使 用一個4.42 MHz寬帶輸入濾波器時，SNR性能約為95 dB。如果用 498 kHz濾波器對ADC驅動器噪聲進行強力濾波，SNR可提升3 dB， 至98 dB。AD7982 ADC在較低RC截止頻率下的SNR性能下降是因為 該ADC輸入未在較短的采集時間內消除反衝。

 

圖5. 使用ADA4077
、ADA4084和ADA4610精密放大器時的SNR與RC帶寬

 

圖6. 使用ADA4077
、ADA4084和ADA4610精密放大器時的THD與RC帶寬

 

圖7(a)表明，係統設計師可以使用功率低2.5倍的ADC驅動器ADA4077 （相比ADA4807），在高Z模式禁用時
，AD4003 ADC仍然能取得 約97dB的SINAD（比AD7982 ADC高3 dB）。即使RC帶寬增加至2.9 MHz
，ADA4077放大器也無法直接驅動AD7982 ADC並取得最佳性能。如果用較低的RC帶寬截止頻率強力濾波，驅動器無法在可用采集時間內消除ADC反衝，ADC SINAD性能因而下降。在禁用或使能高Z模式時，AD4003 ADC的開關電容反衝大幅縮減，在1 MSPS時的采集時間長2.5倍，因此

，其SINAD性能仍然大幅優於AD7982 ADC。

 

在使能高Z模式時，在較低RC濾波器截止頻率下使用兩個ADC驅動器
，AD4003 ADC的SINAD性能較好
，這有助於在目標信號寬帶較低時，消除更多來自上遊信號鏈組件的寬帶噪聲。在不使能高Z模式時，RC濾波器截止頻率與SINAD性能之前存在折衷。

 

圖7. 使用ADA4077和ADA4807時AD4003 ADC和AD7982 ADC放大器驅動器的比較：在禁用和使能高Z模式時的SINAD與RC帶寬(FS = 1 MSPS, fIN = 1 kHz).

 

跨度壓縮

 

AD4000/AD4003 ADC集成了一個跨度壓縮模式，對僅用一個單電源為SAR ADC驅動器供電的係統非常有用。該模式可以消除ADC驅動 器對負電源的要求，同時還能維持ADC的全分辨率
，減少功耗
，降低電源設計複雜程度。如圖8所示

，ADC可執行數字縮放功能
， 映射從0 V至0.1 V × VREF的零電平代碼，以及從VREF至0.9 × VREF的滿量 程代碼。在減小的輸入範圍內，AD4000/AD4003 ADC的SNR約為~1.9dB (20*log(4/5))。舉例來說，對於采用5 V單電源且典型基準電壓為 4.096 V的子係統，滿量程輸入範圍為~0.41 V至3.69 V
，為驅動放大 器提供了充足的裕量。

 

圖8. AD4000/AD4003 ADC跨度壓縮工作模式

 

過壓箝位

 

在放大器電軌大於VREF且小於地電壓的應用中，輸出可以超出器 件的輸入電壓範圍。當正輸入超過範圍時，電流通過D1流入REF （見圖9），對基準電壓源形成幹擾。甚至更加糟糕的是，可能將 基準電壓源拉高至絕對最大基準值的水平
，因而可能損壞器件。

 

當模擬輸入超過基準電壓~400 mV時

，AD4000/AD4003 ADC的內部 箝位電路將開啟，電流將通過箝位流入地

，防止輸入進一步升高 而可能損壞器件。

 

圖9. AD4003 ADC等效模擬輸入電路

 

如圖9所示，AD4000/AD4003 ADC的內部過壓箝位電路有一個較大的 外部電阻(REXT = 200Ω)，可以消除外部保護二極管的必要性（並由 此消除額外電路板空間的必要性）。箝位在D1之前開啟
，其最大 吸電流能力為50 mA。箝位電路通過將輸入電壓箝位在安全工作範圍中來防止器件損壞，同時避免對基準電壓源造成幹擾，這對在多個ADC之間共用基準電壓源的係統來說尤其重要。

 

高效數字接口

 

AD4000/AD4003 ADC有一個靈活的數字串行接口，有七種不同的 模式，並且具有寄存器編程能力。其Turbo模式允許用戶在ADC仍在轉換時開始輸出上次轉換的結果，如圖10所示。短轉換時間和 Turbo模式相結合
，可實現較低的SPI時鍾速率
，簡化隔離解決方案，降低數字隔離器的延遲要求
，增加處理器選擇，包括低端處 理器/FPGA或者串行時鍾速率相對低的低功耗微控製器。例如，運行於1 MSPS時，AD4003 ADC可以使用比AD7982 ADC慢2.5倍的SPI 時鍾速率（25 MHz相比於66 MHz）。用戶可以寫/讀回寄存器位，以使能AD4000/AD4003 ADC簡單易用的特性
，可以在轉換結果上附加一個6位的狀態字，實現診斷和寄存器讀回。串行接口規格完全支持低至1.8 V的邏輯電平
，可以在這些條件下實現2 MSPS全速吞吐量。使能Turbo模式時，要在2MSPS條件下運行AD4003 ADC
，需要的最低SCK速率為75 MHz。

 

圖10. AD4003 ADC的Turbo工作模式

 

AD4000/AD4003 ADC性能

 

AD4000/AD4003 ADC采用1.8 V工作電壓
，在2 MSPS下的典型功耗為 14 mW/16 mW，線性度非常出色，最大值為±1.0 LSB (±3.8 ppm)， 保證18位無失碼。圖11所示為AD4003 ADC的典型INL與代碼性能。AD4003 ADC可在高達奈奎斯特的超寬輸入頻率範圍內實現比 AD7982 ADC更出色的SINAD性能（圖12），使係統設計師能開發出帶寬更寬
、精度更高的儀器儀表設備。AD4000/AD4003 ADC采用小型10引腳封裝（提供3 mm × 3 mm LFCSP和3 mm × 5 mm MSOP兩種 選項），與AD798x/AD769x ADC係列引腳兼容。

 

圖11. AD4003 ADC INL與代碼的關係

 

圖12. AD4003 ADC和AD7982 ADC SINAD與輸入頻率的關係

 

AD4000/AD4003 ADC在每個轉換階段結束時自動關斷
；因此，其功耗和吞吐量呈線性變化關係
，如圖13所示。這一特性使得該器 件非常適合低采樣速率（甚至低至幾赫茲）和電池供電的便攜式和可穿戴式係統。即使在低占空比應用中

，第一個轉換結果也始 終有效。

 

圖13. AD4003 ADC功耗與吞吐量的關係

 

係統應用

 

AD4000/AD4003 ADC係列集簡單易用的特性
、高性能
、小尺寸和低功耗等特點於一身
，是諸多精密控製和測量係統應用的理想選擇
，如圖14所示。AD4000/AD4003 ADC可以降低測量不確定性，提高可重複性

，支持高通道密度，並能提高自動化測試設備
、自動 化機械控製設備和醫療成像設備的吞吐效率。這款ADC非常適合需要更高頻率性能以捕獲快速瞬變和飛行時間信息的係統
，比如 功率分析儀、質譜儀等應用。

 

圖14. AD4000/AD4003 ADC終端係統應用

 

總結

 

借助AD4000/AD4003 ADC係列，設計師可以解決精密數據采集係統的係統級技術挑戰，無需做出重大折衷，還能縮短整個係統的設計時間。AD4000/AD4003 ADC的高性能可以提高測量精度，其小尺寸和低係統級散熱則可實現更高的密度。